USB数据传输中CRC校验码的并行算法实现

文章介绍了用于USB总线数据传输的CRC校验的原理和算法,并且采用并行电路实现USB2.0中的CRC产生和CRC校验,与传统的串行电路实现相比,并行电路实现方法虽然在芯片面积上大于串行电路实现,但由于降低了时钟频率,电路更容易综合实现,并且大大降低了功耗,有利于低功耗电路设计。

远程监控网中快速CRC算法设计及实现

针对监控现场电磁干扰严重、环境恶劣、安装条件复杂、数据通讯量大以及对数据处理的时实性要求苛刻等具体情况,根据循环冗余校验码(CRC)的基本原理,设计了表驱动算法实现循环冗余校验.该算法在中心处理机用Delph4 0宏汇编来实现,在前置端机则用MCS-51单片机汇编语言来实现,二者可相互移植.由于CRC的表驱动算法的软件实现,系统不需要设计另外的硬件电路,降低了成本,减小了设备安装尺寸,校验速度非常快,提高了远程监控网络的通讯速度和报文传输准确性.

字节信息流并行CRC-32校验码电路设计与实现

CRC是一种能发现并纠正信息在存储和传输过程中连续出现的多位错误的校验编码.分析CRC码的校验原理及特点,推导相邻字节间的CRC-32校验码的计算方法,利用组合逻辑并行快速计算当前字节的32位CRC校验码,使用Verilog HDL设计编码电路,通过FPGA实现CRC-32编码及检错功能.电路不仅可以计算任意长度的字节信息流的CRC-32校验码,还可嵌入到通信传输系统中快速并行实现CRC-32的编码及检错运算,保证信息正确可靠地传输.

在DSP中实现高效的CRC算法

在数据传输过程中,经常需要对传输的数据进行 CRC 校验,在弹载 DSP 上进行 CRC 校验时,对大量的数据进行 CRC 基本算法校验将占用大量 CPU 资源,如何针对 DSP 中的16位操作指令,将基本的算法进行演变,得到适合于 DSP 中运行的高效算法,在 DSP 中更快实现数据的快速 CRC 校验,对于整个弹载 DSP运行效率的提高有着重要的意义。

CRC算法在计算机网络通信中的应用

在计算机网络通信中 ,为了降低数据通信线路传输的误码率 ,可以采用一种差错检测控制———循环冗余码校验(CRC)。介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计。由于CRC算法采用软件校验的方法 ,不需要设计另外的硬件电路 ,校验速度非常快 。

CRC编解码算法及在通信规约DNP3.0中的应用

提出了循环冗余校验(CRC)信息单元编码算法,并进行了详细的数学推导,给出了CRC的编码算法流程图.对于从低字节的低位开始计算CRC的情况,提出了2种计算CRC的方法:信息位反转法与生成多项式反转法.分析了CRC的解码算法并给出了CRC的解码算法流程图.在讨论DNP3.0中CRC程序流程图的基础上,给出在keilμV ision8.08a环境下调试通过的单片机KeilC51程序.

CRC检错探究

在数字通信系统中,循环冗余校验CRC(CyclicRedundancyCheck)由于编码简单得到了广泛应用。对CRC校验算法的原理进行了深入研究,分析了CRC码的检错原理,推导了CRC的编码与译码过程,并给出了按位计算和用查表法实现CRC计算的流程图,说明了采用查表法计算CRC时某些值得注意的问题。

CRC算法原理及其在MPEG-2系统层中的应用

文章对CRC校验算法的原理进行了深入分析,讨论了诸如移位寄存器初始值设置等在实际应用中算法遇到的问题,并给出了编码校验的范例程序。论文对MPEG-2系统层编码所用的CRC-32编码器模型进行了解释,并基于此模型设计了适合于采用软件实现的算法程序。

并行CRC算法硬件实现研究与VHDL设计

介绍了循环冗余校验码(CRC)的生成算法,在分析讨论了几种常见CRC算法硬件实现的基础上,以VHDL给出了一种简单通用的CRC并行计算实现方法.该方法适用于各种不同的CRC生成多项式和各种不同的信息码宽度(如8位、16位、及32位等),经Altera公司的EDA开发工具软件QuartusII6.0编译、综合、优化、适配和仿真,得相关的时序仿真波形图、RTL图和占用硬件资源报告.分析各种数据报告可知设计意图得到了有效的贯彻.该设计最终还以杭州康芯公司GW48系列的SOPC/EDA实验开发系统所带的Cyclone系列中的EP1C12Q240C8芯片为硬件载体,经下载测试证实了设计的可靠性.

32位CRC校验码的并行算法及硬件实现

通过对CRC校验码原理的分析,研究了一种并行32位CRC算法。该算法采用递推的方法,直接得出计算多位数据后的CRC余数与计算前余数之间的逻辑关系。相对于一般的按位串行计算或者查表并行计算的方法来说,该方法运算速度快且不需要额外的空间存储余数表,十分有利于硬件实现。

嵌入式系统CRC循环冗余校验算法设计研究

介绍了CRC循环冗余校验基本原理及生成多项式表示,分别研究了嵌入式系统CRC-8-Dallas/Maxim与CRC-16-IBM生成多项式及其硬件描述.以DS18B20器件的ROMID/Scratchpad数据校验及Modbus总线网络数据帧校验为例,通过对生成多项式及硬件描述的分析研究得出了基本比特型校验算法设计,在数学推导的基础上得出了其改进的比特型校验算法及单字节、半字节查表校验算法.为获得更高的校验速度,提出了一种基于块及多表的校验算法,比较了几种校验算法的ROM空间占用与校验处理速度.所设计的CRC校验程序为嵌入式系统数据的可靠传输提供了重要保证.

逆序CRC编解码算法及在DS18B20中的应用

循环冗余校验CRC码是检错与纠错能力极强的线性分组码,在通信与测控领域应用广泛。本文提出了逆序CRC信息单元编码算法,即以包含若干位的信息块为单元计算CRC的方法,进行了详细的数学推导,给出了编码算法流程图。分析了CRC的解码算法并给出了解码算法流程图。在讨论了DS18B20的CRC程序流程图的基础上,给出了在keil μVision8.08a环境下调试通过的KeilC51程序。

基于物理模型的CRC算法分析与程序设计

CRC(Cyclic Redundancy Check)是数字通信和存储领域用得较多的一种校验和纠错方法,为了便于工程人员对CRC的算法理解,介绍一种从物理模型出发导出CRC比特型算法,进而推导出字节查表法和半字节查表法,并用C语言描述了这几种算法,对这几种算法在时间和空间上的需求进行了比较。

CRC方法及其在地震数据质量控制中的应用

不同存储介质之间海量地震数据交换需要进行数据容错检验以保障数据质量。分析了奇偶校验、原始校验和校验方法以及地震处理中所用的CRC方法,认为CRC明显优于其他两种校验方法。进一步探讨了Flechter和CRC-32两种CRC算法,为存档海量地震数据一致性质量检测提供了理论依据。研究成果已经应用于胜利油田物探研究院的海量地震数据管理中,发现并有效解决了资料存档管理中存在的问题。

单片机通信中的CRC算法

为了提高单片机之间的通信速度 ,设计了一种循环冗余码校验CRC (CyclicRedundancyCheck)算法。

网络协议中CRC码的递推算法及其软件生成

本文给出了一种快速的CRC递推算法,并给出了计算网络协议中CRC-16码和CRC-CCITT码的程序代码。

CRC算法在计算机网络通信中的应用分析

文中首先介绍了CRC算法,分析了该算法的原理并重点针对其在计算机网络通信中的应用问题进行了研究,最后强调了该算法应用过程中需注意的一系列问题,目的在于进一步提高计算机网络通信的可靠性,提高差错控制水平,降低通信差错发生的几率。

USB2.0中CRC码的并行算法及硬件实现

基于CRC检错原理,针对USB2.0协议规定的要求,研究了一种通用的CRC16并行算法及硬件实现。该方法适用于不同的CRC生成多项式和不同的并行度,尤其对并行度大于8位的高速系统的CRC计算。与常用的串行算法及查表法相比,该方法使电路的硬件实现比较容易,提高了电路对数据的处理能力,减小了时延,具有现实性及优越性。

H.324系统中CRC码递推算法及其软件实现

通过对ＣＲＣ码多项式运算特点的分析，给出了Ｈ．３２４会议电话系统中ＣＲＣ码的快速递推算法及其程序实现方法．

一种新的CRC16算法及其在通信系统中的应用

分析了CRC码串行移位校验算法,逐步推导出了一种新的CRC16并行算法,并在Quartus 9.0平台下,对CRC16码编码器进行了功能仿真,结果表明:该并行算法具有很高的实时性,其编码可扩展性强,合理利用了"0"特性加快编码速度,能满足高速通信系统的要求.