期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
数字RGB与YCbCr颜色空间转换的精度 被引量:15
1
作者 张懿 刘旭 李海峰 《江南大学学报(自然科学版)》 CAS 2007年第2期200-202,共3页
视频处理系统中为了提高处理效率,需要将数字RGB信号转换为数字YCbCr信号.文中提出由于芯片内部寄存器精度的原因,会引起原信号三基色之间的串扰问题;为满足视频处理需求,处理芯片中颜色空间转换寄存器至少要使用7个二进制位来表示色空... 视频处理系统中为了提高处理效率,需要将数字RGB信号转换为数字YCbCr信号.文中提出由于芯片内部寄存器精度的原因,会引起原信号三基色之间的串扰问题;为满足视频处理需求,处理芯片中颜色空间转换寄存器至少要使用7个二进制位来表示色空间转换矩阵;为了彻底消除由精度引起的三色串扰问题,则处理芯片中颜色空间转换寄存器至少要使用9个二进制位来表示色空间转换矩阵. 展开更多
关键词 颜色空间转换 三色串扰 色空间转换矩阵精度 视频处理芯片设计
下载PDF
IP芯核测试响应的零混叠空间压缩
2
作者 谢永乐 孙秀斌 +2 位作者 王玉文 胡兵 陈光 《仪器仪表学报》 EI CAS CSCD 北大核心 2005年第4期395-398,421,共5页
提出了一种片上系统内嵌IP芯核测试响应的空间压缩方法。将内建自测试中的测试矢量(样式)计算器状态作为空间压缩器的输入,只需利用被测芯核的测试集及对应无故障响应便能实现零混叠空间压缩,具有经单步压缩便可实现最大压缩比的特点,... 提出了一种片上系统内嵌IP芯核测试响应的空间压缩方法。将内建自测试中的测试矢量(样式)计算器状态作为空间压缩器的输入,只需利用被测芯核的测试集及对应无故障响应便能实现零混叠空间压缩,具有经单步压缩便可实现最大压缩比的特点,故在测试时间开销上优于经两步(模式)压缩才能实现零混叠的方法[1~2 ]。该方法不要求测试矢量的排序[3] ,故对IP芯核的确定性测试及伪随机测试皆适用。 展开更多
关键词 IP芯核 空间 混叠 响应 测试矢量 内建自测试 伪随机测试 确定性测试 压缩方法 片上系统 测试时间 压缩器 计算器 测试集 压缩比
下载PDF
拉刀容屑槽的设计与刃磨 被引量:1
3
作者 武海锋 《机械管理开发》 2013年第2期65-65,68,共2页
拉刀适宜大批量零件加工,主要应用于汽车、摩托车、农机、航空、工程机械等行业。介绍了内齿轮拉削加工中,拉刀容屑槽的设计原理及容屑槽的修磨方法。
关键词 拉刀 容屑槽设计 刃磨
下载PDF
先进制程芯片在轨飞行验证通用系统设计
4
作者 王红霞 刘鸿瑾 +8 位作者 张绍林 李宾 徐建 马远航 于薇薇 付宝玲 刘迎辉 邓峥 张雷浩 《航天器环境工程》 CSCD 北大核心 2023年第6期650-656,共7页
中国空间站的建立为国产先进制程芯片提供了真实的在轨飞行验证条件。为实现不同种类、不同型号国产先进制程电子元器件在空间辐射环境中的验证,设计了一种通用的在轨飞行验证系统。系统采用“主控单元+试验单元”的平台架构,运用在轨... 中国空间站的建立为国产先进制程芯片提供了真实的在轨飞行验证条件。为实现不同种类、不同型号国产先进制程电子元器件在空间辐射环境中的验证,设计了一种通用的在轨飞行验证系统。系统采用“主控单元+试验单元”的平台架构,运用在轨可更换模块和可重构的系统设计,支持航天员定期在轨更换试验模块以完成验证任务的在轨升级。文中给出系统的硬件设计、软件数据管理机制以及在轨飞行验证结果。结果表明,该系统设计有效,成功完成了16 nm FinFET、28 nm亿门级FPGA、高速DAC等10类20余款国产先进制程芯片的在轨工作监测,可为国产先进制程芯片空间适用性研究提供参考。 展开更多
关键词 先进制程芯片 空间辐射环境 空间适用性 在轨飞行验证 系统设计
下载PDF
CADSE: communication aware design space exploration for efficient run-time MPSoC management
5
作者 Amit Kumar SINGH Akash KUMAR +1 位作者 Jigang WU Thambipillai SRIKANTHAN 《Frontiers of Computer Science》 SCIE EI CSCD 2013年第3期416-430,共15页
Real-time multi-media applications are increasingly mapped on modern embedded systems based on multiprocessor systems-on-chip (MPSoC). Tasks of the applications need to be mapped on the MPSoC resources efficiently i... Real-time multi-media applications are increasingly mapped on modern embedded systems based on multiprocessor systems-on-chip (MPSoC). Tasks of the applications need to be mapped on the MPSoC resources efficiently in order to satisity their performance constraints. Exploring all the possible mappings, i.e., tasks to resources combinations exhaustively may take days or weeks. Additionally, the exploration is performed at design-time, which cannot handle dynamism in applications and resources' status. A runtime mapping technique can cater for the dynamism but cannot guarantee for strict timing deadlines due to large computations involved at run-time. Thus, an approach performing feasible compute intensive exploration at design-time and using the explored results at run-time is required. This paper presents a solution in the same direction. Communicationaware design space exploration (CADSE) techniques have been proposed to explore different mapping options to be selected at run-time subject to desired performance and available MPSoC resources. Experiments show that the proposed techniques for exploration are faster over an exhaustive exploration and provides almost the same quality of results. 展开更多
关键词 multiprocessor systems-on-chip design space exploration run-time mapping synchronous dataflow graphs THROUGHPUT
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部