基于CISC/RISC的混合指令集构建

CISC与RISC是微处理器设计中的2种主要指令体系,他们各具优势,共存共融是其发展方向之一。首先介绍了硬件上基于CISC/RISC的混合架构设计,然后重点具体介绍CISC/RISC混合指令集的构建方法,并以65C02S的指令集为例,通过仿真说明了按该方法构建的混合指令集在基于CISC/RISC混合架构的硬件上运行具有良好的优势。

并行CISC指令译码器的设计与实现

针对x86系列兼容微处理器串行译码速度慢、效率低的缺点,提出了一种并行译码器设计方案。该方案将整个译码过程分为长度译码和地址译码两个阶段进行流水译码,在指令不带前缀的情况下单拍完成长度译码,支持任意两条指令并行译码,提高了译码效率。其使用Verilog-HDL进行描述,SYNOPSYS-DV在SMIC CMOS0.18工艺库下进行综合。结果表明完全达到了设计要求。

8位CISC微处理器的设计与实现

介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。

基于JTAG的片上调试器与调试系统的设计实现

提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。

高性能HPOR CORDIC算法及实现

CORDIC算法在通信和图像处理等各个领域有着广泛的应用,但是浮点CORDIC由于迭代延时大且实现复杂没有得到很好的应用,本文提出了一种修正浮点CORDIC算法: 高精度顺序迭代HPOR CORDIC。该算法以接近定点的运算代价完成浮点运算迭代,运算速度和硬件实现规模与定点CORDIC相当,运算精度与浮点CORDIC相当,克服了定点CORDIC运算精度差,浮点CORDIC迭代延时大、实现复杂的问题。该算法既可用于通用微处理器的设计,也可用于高性能DSP的设计。

RISC技术发展研究

在计算机技术的许多变革中,最有意义的变革是从复杂指令集(CISC)过渡到精简指令集(RISC)体系结构。RISC体系结构打破了传统的处理器体系结构朝复杂化方向发展的常规思路,结构简单,便于利用VLSI以至ULSI工艺制造,也便于在处理器内部实现并行处理,奠定了现代计算机发展的基础。

微处理器指令集的发展与研究

在计算机飞速发展的同时,微处理器的指令系统也在发生着巨大的变化.本文介绍其中主要的技术及其各自特点,为广大科技人员的研究和应用提供参考.