一种比特平面并行处理的零树编码结构

提出了比特平面并行处理的零树编码结构。根据内嵌编码的零树结构,指出每一个比特平面的编码信息可以同时获得,从而给出了并行的零树编码结构。与现有的结构相比,该结构具有并行度高,没有中间缓冲等特点。实验结果表明,处理速度有明显提高,图像质量可满足大多数应用要求。

一个运动图像实时压缩的64位并行指令集

为实现运动图像的实时压解传输 ,采用 8位乘加并行、系数转换、矩阵转置和数据装载和截位的通盘解决方式 ,构造了一个 6 4位并行二维离散余弦变换 (discreteco sinetranslation ,DCT)硬件核 ,使得运动图像的压解运算中DCT和运动估值的CPU耗时下降了十几倍 ,实现了实时压缩 .

80位并行3D-DCT硬件核解决方案

提出一种使用三维离散余弦变换 ( 3D DCT)对运动图像进行压缩解压的新算法 .在此算法的基础上构造了一个 80位 3D DCT硬件核 ,通过并行连乘连加运算加快计算速度、三维转置存储体消除矩阵转置耗时、中间寄存器消除中间计算结果的存取时间等综合手段 ,达到高速处理目的 .FPGA实现的时序模拟表明 ,采用这种算法可以对现有制式的电视图像进行实时压解处理 .

一种多维并行报文分类算法

位并行、位向量和聚合位向量算法通过对多个域进行并行处理加快分类速度,但三者内存占用太大,不适用于大规则集。为此,提出一种压缩位并行算法,通过报文分类压缩每个域上的重复规则并重新组织规则集,从而缩短位图中位串的长度,减少内存空间的占用。实验结果证明,该压缩位并行算法在不影响运行速度的前提下,明显减少了空间占用。

CCSDS位平面并行图像压缩编码研究

介绍了CCSDS图像压缩编码算法原理,提出了一种多位平面并行处理的编码方式并用硬件实现,提高了编码速度。

一个并行的三维DCT硬件核的设计

为实现运动图像的实时压解传输,在优化3D-DCT算法的基础上,采用8×8bit乘加并行、系数转换、矩阵转置、数据装载和截位的解决方式,构造了一个64位并行的三维DCT硬件核,使得运动图像的压解运算中DCT运算的CPU耗时下降了十几倍,实现了实时压缩。