-
题名vs.net中存储过程使用方法研究
被引量:9
- 1
-
-
作者
张小波
成良玉
-
机构
中山大学信息科学与技术学院
-
出处
《计算机应用》
CSCD
北大核心
2004年第2期138-140,共3页
-
文摘
主要分析在vs.net中怎样用存储过程来优化数据库访问并给出实例。具体包括用存储过程与用SQL语句的对比、使用带参存储过程以及通过存储过程进行数据库表的更新。最后给出几个在vs.net中使用存储过程的建议。
-
关键词
存储过程
VS.NET
数据访问逻辑组件
-
Keywords
stored procedure
vs.net
dalc
-
分类号
TP311.131
[自动化与计算机技术—计算机软件与理论]
-
-
题名Java中Oracle存储过程的使用方法研究
被引量:3
- 2
-
-
作者
陈永建
朱娟
黎桂林
-
机构
华南理工大学计算机学院
-
出处
《哈尔滨商业大学学报(自然科学版)》
CAS
2005年第6期743-746,共4页
-
文摘
分析在Java中如何调用oracle存储过程来优化数据库访问并给出实例.具体包括使用存储过程的优点、使用存储过程与SQL语句的性能比较、如何使用带参数的存储过程等.最后给出在Java中使用oracle存储过程的几点建议.
-
关键词
存储过程
JAVA
数据访问逻辑组件
ORACLE
-
Keywords
stored procedure
Java
dalc
Oracle
-
分类号
TP393
[自动化与计算机技术—计算机应用技术]
-
-
题名一种应用于图像传感器的全数字锁相环设计
被引量:1
- 3
-
-
作者
冯国林
常玉春
马艳华
-
机构
大连理工大学微电子学院
-
出处
《半导体光电》
CAS
北大核心
2021年第1期106-109,共4页
-
基金
国家重点研发计划项目(2019YFB2204101)
国家自然科学基金项目(11975066)。
-
文摘
针对图像传感器中传统锁相环(PLL)存在的功耗高、抖动大,以及锁定时长等问题,提出了一种基于计数器架构的低功耗、低噪声、低抖动、快速锁定的分数分频全数字锁相环(ADPLL)设计方法。首先,采用动态调节锁定控制算法来降低回路噪声,缩短锁定时间。其次,设计了一个通用单元来实现数字时间转换器(DTC)和时间数字转换器(TDC)的集成,以降低该部分由于增益不匹配引起的抖动。基于180nm CMOS工艺的仿真结果表明,在1.8V电源电压下,该ADPLL能够实现250MHz~2.8GHz范围的频率输出,锁定时间为1.028μs,当偏移载波频率为1MHz时,相位噪声为-102.249dBc/Hz,均方根抖动为1.7ps。
-
关键词
全数字锁相环
DTC-TDC
动态调节锁定控制算法
快速锁定
低抖动
-
Keywords
ADPLL
DTC-TDC
dalc
fast locking
low jitter
-
分类号
TN46
[电子电信—微电子学与固体电子学]
-