DSP并行系统的并行粒子群优化目标跟踪

针对串行粒子群优化(Particle Swarm Optimizer,PSO)算法存在计算量大、速度慢的问题,给出了一种基于数字信号处理(DSP)并行系统的并行PSO跟踪算法。在研制的4DSP并行系统上,采用基于消息传递模型及单种群的Master-Slave模式设计实现了并行PSO跟踪算法。用DSP-A实现初始化设置,其它3个DSP并行计算每个粒子的适应值。最后,由DSP-A比较每个粒子的适应值与其个体极值的优劣,选择较好的个体极值和整个种群的最优解,更新每个粒子的位置与速度。利用该系统采集实际序列图像进行了算法仿真验证,其加速比为2.525,效率为63.13%,该算法为全局优化大规模目标跟踪工程的实现提供了一个新的选择。

基于4×DSP的并行图像处理系统

在简要分析了当代几种典型的并行处理系统结构后,提出使用4颗TI公司高端数字信号处理器-TMS320C6416构建一种新型的并行图像处理系统。该系统通过一个同步四口SRAM和PCI总线构成互连结构,兼有紧耦合并行系统和松耦合并行系统的优点。然后,在所设计的并行硬件平台上,通过理论计算和实际的图像处理算法给出了包括点对点通信开销、加速比等在内的并行系统性能指标。最后,针对系统的性能瓶颈,进一步给出了提高系统性能的一些建议。

用FPGA实现互联的多DSP并行系统结构

为满足实时图像处理要求,在分析了常见DSP并行系统结构基础上,提出了一种基于FPGA互联的DSP并行系统结构。该并行结构通过在FPGA内实现互联网络和特定的数据通信协议,实现三片DSP(TMS320C6713)的有效互联,系统结构可重构、可扩展。对采用该并行结构的原型系统的测试表明,DSP间数据通信既获得了较大的持续带宽又降低了传输延迟,可以满足并行实时处理要求。

多总线多DSP实时图像处理操作系统的设计与实现

该文针对多总线多 DSP实时图像识别系统 ,设计并实现了一个并行操作系统 .它包括嵌入到 DSP芯片上的操作系统和运行在 PC机上的协议软件两部分 .协议软件提供一个人机界面 ,接收算法的分解信息 ,并将其按一定的数据结构组织 ,再将所有的子任务及其分解信息连接成一个作业 .DSP上的操作系统支持作业从上位机上加载 ,或通过 EPROM加载 .操作系统支持 VXI总线标准 ,并提供了数据通信、任务分配和并发进程管理等功能 .它根据任务分解信息 ,分配硬件资源 ,构造数据流向 ,建立子任务相互间的同步关系 ,完成与上位机的联络并输出结果 .实验结果表明 ,该文设计的硬件及其操作系统能够适应不同并行结构的需要 ,并得到满意的图像并行处理效果 .

基于DSP的视频视觉系统设计及算法实现

为了用硬件实现计算机视觉算法,达到更好的实时性,提出了一种以DSP为核心的高效率的并行采集、处理、传输系统。介绍了该系统在实时性方面的设计考虑,并从软、硬件两个方面分别详细说明了这一并行体系结构的开发流程和工作原理。最后,提出了一种用于运动目标检测的变加权背景恢复算法及其DSP实现方案,论证了其可行性,并给出了处理结果。

支持动态互连结构的模块化多DSP并行处理系统的设计与实现

介绍了基于VXI总线的模块化多DSP并行处理系统的构建 ,并着重论述了利用Spar tanII系列FPGA实现多DSP间的高速交叉开关互连网络 ,从而实现了多DSP间互连网络拓朴结构随算法要求而进行的动态编程重构 ,提高了并行处理的效率 ,增大了系统的灵活性、适应性。

基于ADSP-TS201的多DSP并行系统

介绍了一种基于ADSP TS201的多DSP并行系统设计与实现,以及其作为软件无线电平台的实际应用。重点分析了多DSP并行系统实现中的主要关键技术,即多DSP并行网络结构的设计、并行系统的控制管理软件的实现以及并行解调处理模块的任务分配。通过具体应用说明,该多DSP并行处理系统充分地体现了软件无线电的基本思想———模块化、扩展性和软件加载能力,作为软件无线电的通用硬件处理平台具备易修改、易维护的特点。

基于五片DSPs的JPEG2000压缩系统

由于JPEG2000的离散小波变换(DWT)的提升算法和嵌入块编码(EBCOT)占85%以上的处理时间,因此,提出一种基于TMS320C6713 DSPs的1 392×1 040像素、40帧/s的JPEG2000压缩系统的设计方案.它采用并行编码处理的五片DSPs结构系统、改进9/7小波变换算法、运用高效的内存管理和EBCOT编码的并行处理.实验结果表明本方案在DWT执行速度上是现有方案的2倍多.

基于多DSP并行处理的发动机综合参数测试系统设计

为了实现发动机动态参数的综合测试、实时在线检测和故障诊断,综合考虑其通用性和专用性,提出了一种基于多DSP并行处理和虚拟仪器技术的新型发动机综合参数实时测试系统设计,重点阐述了系统的硬件结构和软件框架设计,并对系统实时、远程故障诊断进行了探讨。系统的实际应用,显著提高了测试精度和工程试验效率,同时也为发动机在线实时监测和故障诊断提供了可靠保障。

基于环网的多DSP系统的并行算法的设计

在基于环网的多 DSP系统上 ,应用并行块处理的策略讨论了并行算法设计的调度模型 ;对可 10 0 %利用的 DSP数目及调度模型的 2个关键参数 :块处理的时间和 DSP间的延迟时间进行了具体的分析 ;将 DSP上的处理过程和 I/ O设备上的处理过程分开 ,得到了更加接近真实计算环境的调度模型 ;给出了算法的性能评价准则 ;对FIR滤波器的并行算法进行了具体的设计和实现 .在模拟环境下的测试结果表明 ,应用以上确定调度模型的关键参数的方法 ,FIR滤波器的并行算法的加速比和效率较高 ,与理论分析的结果吻合 .

基于多DSP的并行实时视频处理系统

视频处理的特点是数据量大,实时性要求高。为了满足数字视频信号处理的要求,在并行计算的基础上,运用ADI的TigerSHARC系列DSP组成多DSP的并行处理系统,并用FPGA实现DSP处理系统与外界的高速接口。该系统能实时、高速、灵活的处理各种格式的视频和图像数据。

基于双DSP的嵌入式视觉跟踪系统

嵌入式系统中常常需要处理大量的实时数据,特别是在运动目标跟踪的系统中。如何使CPU高效运行更是急需解决的问题。提出了一种用于快速视觉信息处理,实现运动目标跟踪的嵌入式视觉跟踪系统。介绍了基于两片TMS320C32PCM60 DSP为中央处理器,采用并行特征跟踪算法实现目标跟踪的嵌入式视觉跟踪器设计,并阐述了应用两片DSP并行处理实现跟踪算法。经实验运行证明该设计能良好完成对运动目标跟踪等功能,并且运行效率得到有效提高。

并行DSP系统消息传递路由算法

为了提高DSP系统软件的移植性,设计消息传递路由算法。采用邻接表存储并行系统硬件拓扑结构,增加节点数据流信息为算法搜索的限制条件以提高算法效率。以ADSPTS101并行系统为例,使用VisualDSP++平台实现并验证该算法。结果表明,该算法有效解决并行DSP系统的消息传递问题,提高系统性能,在并行DSP系统中有较强通用性。

一种多DSP分布式并行系统设计方案

针对实时音频信号处理,设计了一种多DSP分布式并行处理系统,所提出的软硬件设计方法充分利用了DSP的DMA和链路口资源,巧妙地实现了基于链路口的分布式并行系统.该系统结构简单,编程方便、灵活,可扩展性强,具有一定的实用价值.

并行DSP系统消息传递软件框架

设计实现了一个可复用的面向并行DSP应用的消息传递软件框架.为了实现DSP软件的编码能够独立于不同的并行处理器体系结构,设计分层的软件框架结构和各层中类间的关系.为了DSP应用的开发能够独立于底层的数据通信路径,提高并行系统的可扩展与可配置性,设计基于处理器间数据流模型和硬件平台拓扑模型的节点路由表结构和路由算法.以TigerSHARC DSP构成的并行DSP系统为例,说明软件框架应用于特定的多处理器平台的方法,实现并验证了消息传递软件框架.

高性能DSP互联方法

如何将多个DSP互联,解决DSP之间的高速数据传输,是DSP并行处理系统设计的关键问题。为了提高数据传输率,通常使用DSP的高速数据、或专用接口作为互联接口。而不同的DSP所适合的互联结构不尽相同:Ti的DSP至少可组成4种并行处理结构,在DSP并行处理中广泛应用的ADI的DSP有2种典型互联结构。另外FPGA在并行系统中起到不可或缺的作用。典型的多DSP处理系统采用FPGA作为接口芯片,各DSP通过高速接口互联,以提供高性能信号处理能力。

一种基于FPGA的多DSP数据交换方法

随着各种信号系统复杂度的不断提高,对信号处理的要求也逐步提高,多DSP并行处理的技术应运而生并成为信号处理领域研究的热点。构建了一套多DSP的数据并行处理系统,讨论了基于FPGA的高速串行数据通信的有效方法,实现了多DSP系统内任意两片DSP间的串行数据通信,提供了一种多DSP系统中灵活的数据交换方式。

基于FPDP和VME总线的多DSP通用并行处理系统设计

多信号处理板多处理器系统已经广泛应用于高速信号处理领域。多处理器的结构和子板间的数据传输速度是系统设计的难点。本文具体介绍一种双总线的高速信号处理多子板结构系统。基于VME总线的高可靠性以及FPDP总线的高速传输能力,系统采用VME总线完成板间程序下载,采用FPDP总线完成板间数据传输。并且提出一主三从的多处理器结构,增强了系统的重组性和扩展性。文中详细讨论了该系统中多DSP通用并行处理机的硬件设计,并就系统结构和供电方案给出原理框图。

基于四核DSP的视频交通检测系统设计

简要介绍了车流量检测系统,提出使用4颗TI公司高端数字信号处理器TMS320C6416构建一种新型的并行图像处理系统。该系统通过一个同步4口SRAM和PCI总线构成互连结构,兼有紧耦合并行系统和松耦合并行系统的优点。系统具有性能高、功耗和成本低、稳定性和实时性好、可扩展性强等优点。

基于TMS320F2812的双DSP芯片并行处理系统设计

提出一种以两片TMS320F2812为核心的双DSP芯片并行处理系统,给出了该系统的硬件结构,包括信号采集模块、信号调理模块、双DSP并行处理模块以及人机接口模块的设计。并在此硬件基础上,对两块DSP的任务做了分配,讨论了软件流程设计及C语言实现。