基于FPGA的DSP与ARINC429总线控制器接口设计

提出了一种基于FPGA的DSP与ARINC429总线控制器的接口设计方法和电路,该设计方法也适用于DSP与串口控制器、CAN控制器等接口的扩展设计。首先,分析了TMS320C6713 EMIF与HI-8582的主要信号与时序,表明通过FPGA实现译码逻辑和时序控制就可实现TMS320C6713与HI-8582之间的通信;接着,给出了详细的硬件设计和接口逻辑设计;然后,讨论了ARINC429总线驱动软件设计;最后,通过环境试验和实际应用验证了该接口电路工作稳定可靠。

基于EMIF总线接口的桥芯片设计

EMIF是DSP(数字信号处理器)器件上的外部存储接口,基于TMS320VC5510电路的EMIF接口,提出了一种桥芯片的设计方法。该桥芯片包含了多个低速外设如I2C、UART以及SDIO接口,同时集成了IDO、ADC模拟IP,设计进行了充分的EDA仿真和FPGA验证,并进行了流片验证,实装测试结果表明EMIF接口可与桥芯片通信无误,实现了TMS320VC5510电路的外设扩展功能。该桥芯片的设计方法大大增加了市场上SoC设计的灵活度,有效地降低了设计周期,节约了设计成本。

虚拟化EMIF总线DSP软件设计方法

针对传统DSP+FPGA平台上EMIF总线速率低的问题,提出一种采用ZYNQ+FPGA硬件架构设计,使用Aurora高速串行总线互连通信。通过对Aurora总线进行编码,以软件虚拟化方式实现PS单元对FPGA端任意寄存器以及RAM或FIFO中的数据读写访问。相比传统EMIF总线,传输速率有大幅提升,设计具有很强的通用性和可移植性。

DSP+FPGA的EMIF通信系统设计与实现

数字信号处理(Digital Signal Process,DSP)+可编程阵列逻辑(Field Program Gate Way,FPGA)正在广泛应用于复杂的数字信号处理领域。针对DSP与FPGA单个处理器性能有限、不够灵活等问题.提出DSP+FPGA架构的系统设计方案.基于TMS320C6748(DSP)和EP3C40Q240C8N(FPGA)芯片的外部存储器接口(External Memory Interface,EMIF)实现了DSP+FPGA的协同处理系统。该系统利用FPGA在底层算法的优势与DSP在复杂算法的优势,具有硬件结构灵活、通用性强等特点,相较于单个芯片提高了系统性能,经过测试该系统运行稳定,无误码时通信速率可达到20 MB/s.

基于FPGA+DSP的光纤数据传输电路设计

随着信息传输技术的推陈出新和航天技术的更新迭代,系统内数据总量越来越大,带宽需求和速度要求越来越高。这对传输效率提出了更高的要求,传统传输方式已不满足高速数据传输要求的现状。而光纤传输凭借大容量、宽频带、抗干扰强等优势,使光纤数据传输电路成为重点研究课题之一。光纤数据传输电路属于外系统等效器项目的硬件平台,文中依据项目设计要求、电路试验需求和数据传输的研究现状,设计一种基于FPGA+DSP的光纤数据传输电路,符合FC⁃AE⁃1553光纤总线标准。各类模拟信号通过多模光纤、光接口转换器和光电模块向测量设备接收和发送信号,数据处理通过FPGA与DSP间异步通信EMIF总线进行实时交互。搭建电路测试平台对光纤数据传输电路各功能进行验证,实现外系统等效器的光信号传输和处理测试。结果表明:所设计电路工作稳定,向测量设备传输光信号满足2.5 Gb/s速率,没有出现漏采、漏传、重复采集、重复传输的现象。

TD-LTE中基于EMIF的数据采集系统设计

基于对TD-LTE无线综合测试仪中DSP与FPGA之间并行数据通信技术的研究与分析,设计了一种基于FPGA的EMIF,可与片内接收模块进行数据传输。DSP在收到中断信号后,将数据通过EMIF传输到FPGA的片内接收模块,两片RAM通过乒乓结构的设计操作,完成对数据的接收。经过仿真、综合、板级验证、联机调试等工作,该设计方案实现了数据的正确传输,已应用于测试仪表的开发。

TMS320C64xx系列DSP的PDT传输

PDT传输是C64系列DSP很有特色的一种数据传输方式。在介绍C64xx系列数字信号处理器EMIF接口的基础上,介绍了PDT传输的概念、操作、接口设计和时序关系,最后给出了应用PDT传输的设计要点。

DSP EMIF与FPGA双口RAM高速通信实现

现代电子技术的快速发展使得大量的数据需要处理与传输,为解决该问题,通过TMS320C6455的EMIF接口实现了DSP与FPGA之间的数据双向快速通信。FPGA通过EMIF接口将内部RAM中的数据传输给DSP进行处理,DSP将处理后的数据结果再通过EMIF接口传送到FPGA的片内接收模块双口RAM并进行存储。EMIF通道实现了对数据的传输,双口RAM完成了对数据的接收。实验结果表明,该设计方案能够实现数据的双向快速正确传输。

高精度A/D转换器AD7864与DSP接口设计与实现

详细介绍了高精度4通道同步采样A/D转换器AD7864的特点和工作方式,以及AD7864与DSP外部存储器接口进行异步数据通信的控制方法。给出AD7864与TMS320C6711的接口电路,详细介绍了工作过程,最后给出了AD7864与TMS320C6711接口软件编程实现。

TMS320C6713 DSP的高速EMIF数据接口设计与实现

为减少数字控制系统的延迟时间,针对基于TMS320C6713 DSP的数字控制平台,设计了一种结构简单、易于控制的高速数据接口卡,包含16位、40MHz采样率的A/D转换器以及16位、40MHz刷新率的D/A转换器,通过外部存储器接口EMIF实现DSP开发板与高速数据接口卡的控制信号传输与数据存取,并在CCS编译平台上编程控制数据的存取以及外部存储器接口EMIF的读写时序;实验结果表明,数字控制系统的延迟时间可低至1.1μs。

基于FPGA的视频数据解析及回放技术

本文给出了一种远程视频会议系统节点设备的视频数据捕获及回放的FPGA实现。本地捕获数据在进行压缩之前,需要对每一帧中色度信号U、V、亮度信号Y以及同步信号进行分离。通过DSP EM IF接口与FPGA之间的通信,实现了捕获和回放的单片FPGA设计,给出了基于FPGA的视频数据解析方法,同时也给出了DSP EM IF控制器和SDRAM控制器的FPGA实现。工程实践表明,本文的设计减少了DSP中算法软件的复杂度,提高了节点设备处理的速度,且稳定可靠。

FPGA与DSP的雷达数据传输接口设计

在雷达信号处理过程当中,雷达信号的采集和存取是雷达系统重要的环节,由于ADC的采样速率,数据的宽度与DSP的时钟和宽度并不相同,为了保证两种之间的数据正确传输,基于FPGA的FIFO解决了这样的问题。文章介绍了DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的基本结构和原理。着重阐述了EMIF如何读取FIFO存储器的数据,硬件的连接和软件的控制。通过实验测试,该设计方案实现雷达信号数据的正确传输。

基于DSP的多路串口扩展技术

DSP是一种高性能芯片,能够快速实现各种信号处理算法,在诸多领域得到大量的应用。在许多应用环境中,需要DSP处理多路串口数据,而DSP通常无法提供过多数量的串口资源,并且其内部的串口数据缓冲空间容量也无法满足实际需要,这种情况下就需要对其进行多路串口扩展。提出一种使用FPGA对其进行串口扩展的方法,克服了DSP在多通道数据传输方面的局限性,同时适用于多种串口协议,具有较强的灵活性和通用性。

高速多通道数据采集传输系统的设计

设计了一种基于FPGA与DSP的高速多通道实时数据采集传输系统。该系统通过FPGA实现对时钟、ADC、DSP等芯片的功能配置,采集数据由FPGA预处理后通过EMIF接口传送至DSP,并完成后续的复杂信号处理。该系统最高数据采集速率可达500 MSPS,FPGA与DSP之间可实现高速率的数据传输。实际测试结果表明,该系统实现了多通道数据的实时同步采集、传输与处理,数据采集达到较高性能,能够满足当前复杂电磁环境下精确制导雷达数据处理分析的需求。

基于FPGA的多DSP系统接口电路设计

针对多DS(P数字信号处理器)的数据传输有三种常用接口方式:EMIF,HPI和McBSP方式。而采用EMIF接口方式,利用FPGA(现场可编程逻辑门阵列)设计FIFO的接口电路,将各个DSP的EMIF总线接入FPGA中,可实现多块DSP之间的连接。实验结果表明,这种方式无需外加逻辑器件即可实现高速传送数据,适用于数据块的传送。这种设计已应用于由4片DSP构成的信号处理系统中。

基于DSP和FPGA的1553B总线接口电路设计

文章对1553B总线接口系统进行深入的研究,采用DSP+FPGA技术设计了总线接口系统;DSP和FPGA之间采用EMIF接口进行通信,DSP实现数据控制,FPGA实现1553B通信协议;通过DSP的RS232接口连接PC机对系统进行测试,通过测试系统能实现1553B总线的3种工作模式;该系统的控制结构简单,可靠性高,扩展性好,具有一定的通用性。

基于FPGA和DSP的并行数据采集系统的设计

在双模信号处理和补偿装置的设计中,提出了一种高速、并行、多通道、可扩展的数据采集方案。该方案将FPGA映射到DSPEMIF的一段地址空间,用FPGA完成数模、模数转换芯片的时序控制和转换数据的缓存。DSP通过对FPGA的访问,间接控制A/D芯片完成对多输入模拟信号的并行采集。本文着重介绍了数据采集系统的设计思想,实现A/D,D/A芯片控制的FP鄄GA各个功能模块和FPGA的仿真结果。

基于DSP的MPEG-4编码器的设计与实现

本文介绍了一种基于 DSP的 MPEG- 4编码器的硬件设计。该编码器采用 MPEG- 4编码方案 ,以 DSP为处理平台 ,具有集成度高、模块化等特点。 FPGA与 DSP的配合设计更增强了其灵活性 ,具有一定的普遍意义。

基于SDRAM的DSP片外高速海量存储系统设计

介绍了使用同步动态RAM(SDRAM)扩展(TMS320C6201DSP系统外部存储空间的设计方法,讨论了C6201的EMIF(Extermal Memory Interface)与SDRAM的硬件接口实现并给出配置程序。而且详细介绍了基于IS42SI6400SDRAM芯片的某数字信号处理系统DSP片外高速大容量同步存储系统的具体实现方案。

基于DSP EMIF+LHB155304的RT终端设计与实现

针对飞行控制系统中设备之间数据传输的低成本、高可靠性和芯片国产化需求,提出一种基于DSP EMIF+LHB155304的RT终端设计,采用DSP芯片作为主控制器,使用DSP的EMIF接口与国产4 Mbit/s 1553B总线协议芯片LHB155304连接,简化了传统的"DSP+FPGA+协议芯片"架构。为解决前端数据发送系统与后端控制系统数据读取异步问题,配置LHB155304协议芯片为RT双缓冲机制,避免了冲突,保证了数据传输的正确性,最后使用CCS软件的在线调试工具对收发数据进行观察,经验证,收发数据一致,设计稳定可靠,为1553B总线的国产化提供了实际应用经验。