DVB-S2标准的LDPC码改进

现有DVB-S2标准中LDPC码的设计未考虑其长码编解码器的实现复杂性,也未给出其缩短码的设计。本文在现有DVB-S2标准中LDPC码的设计框架下,提出具有无短环和低码重码的缩短码的设计。本文推广DVB-S2的LDPC码,将其变换为缩短的LDPC码。码长大于4 000的小幅度缩短的LDPC码可无4环和低码重码,但码长小于4 000大幅度缩短的LDPC码存在4环和低码重码。本文对大幅度缩短的LDPC码进行两方面的修改:一是修改部分子矩阵的列重,以解决4环问题;二是采用802.16e中的准双对角线子矩阵替代DVB-S2标准中LDPC码使用的双对角线子矩阵。在AWGN信道下仿真结果表明,改进后的LDPC码性能比改进前的误码率性能有较大提高。

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构.该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗.在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍.在现场可编程门阵列(FPGA)XC4 VLX25-10 SF363上实现了两路并行的多码率LDPC编码器.经实验测试表明,编码器工作稳定,处理速率高达328 Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.

数据增值业务在DVB中的实现

首先对DVB标准作了简单介绍,然后讨论了如何在数字电视系统中实现增值业务,最后给出了一个实例。

DVB-RCS Turbo码的研究及其实现

针对DVB-RCS中的双二进制Turbo码,提出一种新的改进译码方法。根据该改进算法,基于流水线设计思想,设计出硬件译码结构,给出时序图。结果表明,对于ATM和MPEG两种帧,其误比特性能比max-log-map算法提高0.2dB。

基于DVB-S2标准低密度奇偶校验码译码器设计

为解决DVB-S2标准下码长较长,译码器资源消耗较高,但速率要求较高的问题,研究了DVB-S2标准LDPC(Low Density Parity Check Code)码译码器的硬件结构。利用校验矩阵周期特性,以16 200 bit码长和0.6码率为例,设计了基于共享内存和后验概率累加储存的译码器结构。实验表明,该设计的LDPC码译码器共消耗24 004个逻辑单元,6 437个寄存器和448 594 bit的RAM,吞吐率达到289 Mbit/s,不仅吞吐量大,而且寄存器和内存资源的消耗也小。

面向DVB-S2标准LDPC码的高效编码结构

面向DVB-S2标准LDPC码,该文旨在实现一种基于FPGA的高效编码结构,提出一种快速流水线并向递归编码算法,可以显著提高编码数据信息吞吐率。同时,通过并向移位运算和并向异或运算的处理结构计算编码中间变量及校验位信息,在提高编码并行度的同时可有效减少存储资源的消耗。此外,针对动态自适应编码的情况优化了LDPC码编码存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的硬件逻辑资源利用率。针对DVB-S2标准LDPC码,基于Stratix IV系列FPGA的验证结果表明,所提编码结构在系统时钟为126.17 MHz时,编码数据信息吞吐率达20 Gbps以上。

DVB信息规范及电子节目指南

与传统的模拟电视相比 ,数字电视技术可大大提高电视节目的传输效率、品质和收看效果。数字电视可以兼容现有的模拟电视 ,并可提供全新的多种业务 ,实现用户对电视的交互操作。当前 ,数字电视正在迅速发展。介绍了基于DVB标准数字电视的节目专用信息 (PSI)、业务信息 (SI)规范以及由业务信息生成的电子节目指南 (EPG) ,并表述了PSI。

DVB-T工程实现中的高/中比特率固定接收

讨论了DVB-T标准的工程实现中,高比特率(20～27Mbit/s)和中比特率(14～18Mbit/s)两类固定接收的有关参数及其特点,并把它同ATSC标准和中国地面数字电视广播(DTTB)传输的国家标准作对比。初步分析表明:中国标准优于DVB-T。

新型DVB码流监控仪的设计与实现

DVB码流监控仪是数字视频广播系统的开发和运行中的重要调试工具和监测仪器,用来检验传输流是否符合MPEG-2 ISO/IEC 13818-1{SYSTERM}标准。传统的码流分析仪都是基于PC硬件平台的,价格昂贵,操作不便。提出了一种新的DVB码流监控仪实现方案,硬件基于现场可编程门阵列,完成码流缓存和接口转换,软件基于嵌入式软核Nios,完成DMA传送按键控制、LCD显示以及应用程序对DVB码流的分析与检错。提出的码流监控仪价格低廉,操作方便,便携性好,与传统码流分析仪相比,具有较高的性价比。

MPEG LA的DVB-T专利联营专利分析报告(上)

报告对DVB-T专利联营进行了综述研究。对DVB-T专利联营的形成背景和技术特点进行简要介绍,就DVB-T专利联营内的专利清单、在IPC上的分类情况、国家部署情况、已获授权企业名录等相关信息进行分析,并分别从非等级专利和等级专利角度介绍了DVB-T进入专利联营专利的构成、国别分布、IPC分类情况,并侧重分析各个权利人的专利。

高速码率兼容DVB-S2的LDPC译码器的FPGA实现

提出了一种基于现场可编码门阵列(field programmable gate Array,FPGA)的高速码率兼容第二代数字电视广播(digital video broadcast:second generation,DVB-S2)标准的低密度奇偶校验码(low density parity check codes,LDPC)译码器架构,通过对DVB-S2的LDPC码校验矩阵进行初等变换得到新的矩阵,由准循环(quasi-cyclic,QC)子矩阵和行变换下三角双对角子矩阵(transformation of staircase lower triangular,TST)组成。提出的译码器架构QC部分利用现阶段研究最多的准循环QC-LDPC译码器技术,而对于TST部分,只需兼容QC矩阵部分,提出的架构可以按照QC的架构而动态地改变TST的并行路数,而且分开存储TST与QC的更新消息,保证了码率兼容。基于Xilinx XC7VX485T FPGA的验证结果表明,5种码率兼容的DVB-S2 LDPC译码器,可到达时钟频率250 MHz,最大迭代次数20次,对应的译码器最大吞吐量为2.5 Gbit/s。

用于DVB-S2的LDPC编码器设计

提出了一种利用FPGA上的RAM存储单元分组存储校验比特的方法,并据此设计了一种基于FPGA的LDPC编码器实现方案,同时分别采用并行和串行输入方式实现了该方案。结果表明,该方案达到了较高的编码速率,可满足高速数据应用要求。

基于FPGA的DVB-S2 LDPC编码器的设计与实现

低密度奇偶校验码(LDPC)由于具有极其出色的比特纠错性能而被第2代卫星数字视频广播标准(DVB-S2)所采用。为满足宽带多媒体系统高吞率的应用需求,针对DVB-S2标准提供的LDPC码字结构,提出了利用FPGA上的RAM存储单元存储校验比特的方法,校验比特计算模块采用部分并行计算结构,据此设计了基于FPGA的LDPC编码器实现方案。该方案已经在EP3C120F484I7 CycloneⅢAtera FPGA上实现,经过测试吞吐量可达2.6 Gb/s。

DVB-T2外辐射源雷达参考信号重构算法

第二代欧洲数字地面广播标准(DVB-T2)为数字视频广播(digital video broadcasting,DVB-T)的升级标准,采用了一系列宽带无线通信领域的先进技术,不仅提供了优质音视频服务,也为外辐射源雷达提供了新型照射源。外辐射源雷达利用参考信号与目标回波信号相关匹配来检测目标。为了获取纯净的参考信号,针对DVB-T2信号的结构特点,提出了适应DVB-T2系统的参考信号重构方法。重构的流程包括同步、信道估计、均衡、信道编码、星座映射、再调制等。首先研究基于P1符号的双相关算法,使同步结果更加精确;然后提出二维线性插值的信道估计算法。结果表明,DVB-T2信号的结构能实现更精确的同步效果,二维线性插值信道估计算法比一阶算法性能更好,实测数据验证了该算法能够改善参考信号的重构质量,得到较好的星座图和纯净的数据流。

DVB系统中TS流的软件复用关键技术与实现

分析了DVB系统中TS流系统级复用原理,对其节目专用信息的提取和重构及系统层节目时钟参考值的修正等关键技术进行研究,设计并实现了多路TS流分析与复用软件系统。测试结果表明软件复用速率远高于单路TS流的速度,该软件复用方案是有效可行的。

DVB数据广播中多协议封装的NDIS实现

本文讨论了在数字视频广播中,依据Windows网络体系结构,在局端设备中将实现将局域网的IP数据报封装DVB中数据分段中的协议驱动程序。

数字电视NIT表的研究及在DVB-C中的应用

通过对网络信息表(NIT)段、描述子的语法进行研究,分析了其主要功能,并结合工程实践,叙述了NIT在有线数字电视的应用。

DVB—S2标准LDPC码的算法研究和仿真

阐述了LDPC（Low Density Parity Check）码的基本原理，基于DVB—S2中LDPC码分析了该类码的构造、编码及译码原理，同时给出DVB—S2中LDPC码在码率为2／3、码长为16200bits时的仿真结果。仿真结果表明，在低信噪比情况下，该LDPC码仍然获得了令人满意的纠错效果，且在性能上的确优于其他码。随着技术的进步，相信LDPC编译码技术将在更多的领域得到应用。

基于嵌入式的无线勘探机器人

设计以ARM Cortex-M4内核的STM32405RG控制芯片作为主控制器的无线勘探机器人,通过采用基于DVB-T标准的COFDM模块,搭建中继站点进行超远程图像视频、音频的传输,实现了对目标区域的勘探,并通过机械手臂进行样本采集。测试结果表明,此无线勘探机器人具有操作简便,图像数据传输稳定可靠的优点,对推动远程环境勘探和安防监控等工作的发展起到积极作用。

动态自适应低密度奇偶校验码译码器的FPGA实现

在复杂深空通信环境中，自适应能力的强弱对低密度奇偶校验（LDPC）码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB—S2标准LDPC码译码器各功能模块的IP化设计，将动态自适应理论参数化映射到各功能模块中，实现动态自适应LDPC码译码器的设计。基于StratixIV系列FPGA的验证结果表明，动态自适应LDPC译码器可以满足不同码率码长及不同性能需求下的译码。同时，单译码通道可以保证译码数据信息吞吐率达到40．9-71．7Mbps。