基于公共空间环境评价法(EAPRS)和邻里绿色空间测量工具(NGST)的寒地城市老年人对景观活力的评价

从寒地城市公共空间老年人使用者对景观活力感受出发,利用EAPRS和NGST评价方法提取寒地城市公共空间景观活力影响因子,建立老年人对寒地城市公共空间的景观活力评价指标体系,并获得了较高的信度和效度。借助统计学分析软件,以调查问卷获得的数据为基础,利用主成分分析法,获得老年人对寒地城市公共空间景观活力评价指标权重集,进而建立了量化了的针对老年人的寒地城市公共空间景观活力评价体系。研究成果可为寒地城市中设计和改造吸引老年人使用的公共空间提供参考。

基于EAPR的FPGA局部动态重构实现

针对数字逻辑系统规模扩大出现的单片电路资源利用率下降的问题,提出了一种基于EAPR的FPGA局部动态重构实现方法.该方法结合EAPR设计思想和Virtex-5芯片的特点,通过ISE软件进行模块设计和PlanAhead软件的重构实现,完成了XC5VLX50T(1FF1136)芯片的局部动态重构.仿真和实验结果表明:该方法需下载的文件大小仅为普通方法的21.9%;能实现对芯片内部资源的有效管理和合理利用,为实际工程中利用有限的资源实现更大规模的逻辑设计提供参考.

基于EAPR流程的动态局部可重构实现

介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex-Ⅱ Pro开发板上进行验证,结果表明,使用较小容量的FPGA硬件资源,可完成超过其容量规模的系统设计。

基于EAPRS法的老年人康体行为与场地特征的耦合关系研究--以北京市海淀区6个住宅小区为例

居住区户外空间是老年人进行康体活动的主要场所,通过评价场地特征与康体行为的关联作用,重点筛选对行为影响显著的环境要素,促进场地微环境的适老性提升研究表明:(1)铺装面积大和视野开阔能促进各康体行为产生,其中铺装面积大和地表平坦能显著促进太极运动、球类等面形行为产生;(2)郁闭度显著阻碍面形行为产生,绿视率、美景度对各康体行为影响不显著;(3)休憩设施促进各康体行为产生,健身设施不支持各行为产生,但影响不显著。

基于EAPR的通用总线自重构系统设计

随着计算机技术以及微电子技术的迅速发展,测试系统正从单一功能系统向通用系统方向发展。针对多种通用总线,采用最新的基于EAPR的动态局部重构方法,并结合基于FPGA的嵌入式开发流程,设计了一套微处理器加FPGA的动态局部自重构系统。该系统有一个重构区域,可以实现CAN总线、ARINC 429、232和422不同总线的时分复用或某些总线的混合使用。利用Virtex-4上集成的微处理器控制内部配置访问端口ICAP完成不同总线通信模块的动态重构,并在FEM025开发板上进行自重构验证,以小规模硬件逻辑资源实现了大规模系统功能。

基于EAPR的局部动态自重构系统的实现

在早期获取部分可重构EAPR(Early Access Partial Reconfiguration)方法的基础上,研究实现局部动态自重构系统的方法和流程。设计的系统有两个可重构区域,每个区域有两个重构模块,利用Virtex-4上集成的PowerPC硬核微处理器控制内部配置访问端口ICAP(Internal Configuration Access Port)完成自重构。通过在Xilinx ML403开发板上进行验证,实现了系统的自重构功能。系统对部分资源的分时复用提高了系统的资源利用率,高的配置速率缩短了系统的配置时间。

EAPR设计中动态模块间总线宏实现方法

针对EAPR设计资料中缺少实现动态模块间的总线宏通信问题,提出了在动态模块间分别配置一级总线宏的解决方法。依托Xilinx公司配套开发软件,以ML505开发板为硬件平台进行实验。通过仿真验证,该方法能够实现动态模块间的总线宏通信,为实际工程中EAPR的广泛推广提供了参考。

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构。该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时间,并在VirtexⅡPro FPGA上进行了功能验证。

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。

基于FPGA的局部动态可重构技术研究

可重构技术作为嵌入式系统中软硬件结合的设计方法,在可靠性、系统高集成度方面有很大优势。现场可编辑门阵列(Field Programmable Gate Array,FPGA)不仅可以满足这些客观需求,还加强了系统的自适应性,降低了开发成本。文章介绍了动态局部重构的实现方法,并在早期获取部分可重构(Early Access Partial Reconfiguration,EAPR)方法的基础上加以改进。之后使用Xilinx生产的Virtex-ML403开发板实现整个设计,验证该方法的有效性,保证系统的稳定,在实际应用的实现中有利于对资源有效的管理和合理的利用。