复杂电磁环境中高可靠性TMR-EHW电机控制电路设计

现代战场电磁环境日趋复杂、恶劣,导致大量电子装备受扰、损伤,其可靠性受到严重影响。为了进一步提高电子装备的可靠性,以无刷直流电机系统作为工程背景,将三模块冗余容错机制、多层前馈神经网络结构、演化硬件技术3者有机结合,实现了基于现场可编程门阵列(FPGA)的三模块冗余-演化硬件(TMR-EHW)无刷直流电机控制电路。通过实验证明:将TMR机制引入FPGA电机控制系统之中,可实现功能模块的故障自诊断,以容错运行方式保持系统正常输出,有效提高系统的可靠性;利用多层前馈神经网络结构组织FPGA中的电路资源,通过演化硬件技术实现故障后的功能自恢复。对TMR-EHW系统进行了可靠性分析,推导出该系统的可靠度计算公式。将TMR-EHW系统与单模块系统、普通TMR系统的可靠度进行了横向对比,结果表明TMR-EHW系统具有更高的可靠性和更强的适应性,证明了TMR-EHW技术的可行性与有效性。TMR-EHW电机控制电路系统能够适应并稳定工作于以较为复杂、多变的恶劣电磁环境。

基于EHW和RBT的电路故障自修复策略性能分析

在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度慢、故障修复能力有限等问题。因此,在前期工作中,提出了基于EHW和补偿平衡技术(RBT)的电路故障自修复策略。通过从故障自修复能力、故障修复速度、硬件资源消耗等角度对比分析,相比于常规的基于EHW的故障自修复策略,基于EHW和RBT的电路故障自修复策略的故障修复方法灵活、故障修复类型多,且能缩减电路演化规模、缩短电路演化时间、提高电路修复速度、硬件资源消耗可控,其可行性和有效性得到了论证,具有重要的工程应用价值。

以FPGA和QUARTUS为基础平台的EHW环境实现

在讨论了EHW运行机制的基础上,论述了基于FPGA芯片和QUARTUSⅡ开发工具的EHW平台,详细介绍了Tcl脚本语言以及利用批处理技术实现VHDL程序自动处理和配置数据流文件自动下载的具体技术方法。进而,设计并实现了能以闭环方式进行系统演化的实验环境,并在此基础上有效地进行了多种演化策略和进化方式的研究。

EHW实现过程中VHDL程序自动生成研究

论述了在基于FPGA的EHW内进化实验中特定格式的染色体编码表示和相应的VHDL程序自动生成的基本概念，制定了具体规则和方法，奠定了硬件进化及评估过程实现全自动运行的基础，并对自动生成的结果予以实际验证。该方法能在使用不同的FPGA芯片作为演化载体时，避免对不同的数据流进行格式分析，以便在通用的EDA环境中，直接实现以二进制数串表示的染色体自动处理和相关配置文件的形成。按此方式可在很大程度上摆脱对某些固定类型FPGA芯片的依赖，有助于建立方便、实用的EHW环境。

基于演化母板的EHW平台上电路的演化生成

提出一个基于演化母板的新型演化平台,介绍了它的系统结构及工作原理.进而,以一位全加器为例,详细阐述了在基于演化母板的EHW平台上,利用遗传算法演化生成一个具体电路的方法及实现效果.

基于TMR-EHW的高可靠性电机控制系统

为提高恶劣环境中控制系统的可靠性,将三模块冗余(TMR)容错与演化硬件(EHW)自修复相结合,实现基于TMR-EHW结构的现场可编程门阵列电机控制系统。该系统利用TMR快速发现和定位故障,屏蔽出错模块并保持容错运行,利用EHW进行自修复,使出错模块恢复正常工作,系统可靠性得到提高。

演化硬件(EHW)的研究进展

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性。介绍了演化硬件的概念、基本原理和实现方法,对国内外研究动态及已取得的成果进行了总结,并指出了目前研究存在的主要问题。

基于EHW和双机热备技术的故障自修复电路系统设计

在充分利用EHW技术的自组织、自适应及自修复优点的基础之上,权衡传统冗余容错技术的可靠性和硬件资源消耗等指标,提出了EHW与双机热备技术相结合的故障自修复电路系统.对电路系统的模型进行了设计,对故障自修复流程进行了深入分析.基于EHW和双机热备技术的故障自修复电路系统具有重要的工程应用价值.

基于EHW和RBT的不同类型故障快速修复策略

常规的基于EHW的故障自修复策略存在故障修复类型单一、面对大规模电路修复速度慢、不能实时快速自适应的修复故障等问题。为克服以上问题,在前期工作中提出的基于EHW和RBT的故障自修复策略基础上,对不同故障类型下的故障快速修复策略进行了研究。由于不可能预知实时检测到的故障类型,在提出的快速修复策略中,统一将检测到的故障作为固定型故障进行修复;演化算法根据故障信息演化矫正电路,MUX根据实时检测到的故障信息进行开断,保证UUT正常运行。通过实例仿真证明,提出的快速修复策略的可行性和有效性得到了验证。

A New Structure of EHW

Evolvable hardware (EHW) realizes circuit function through evolution. It may be viewed as the combination of EAs (evolutionary algorithms) and PLDs (programmable logic devices). At present the main problem is that the speed of evolution is too slow. In order to tackle the problem, we must do work from two aspects: algorithm and device structure. This paper presents a function PLD as a new EHW's structure. So the efficiency of coding is improved, and evolution is sped up. A 4-bit comparator is successfully completed.

一种基于EHW的分块优化电路方法

针对大规模电路存在可以被优化的逻辑门,文中提出利用演化硬件(EHW)技术对大规模电路分块优化的方法。由于EHW技术只能演化小规模的电路,因此需要对大规模电路进行分解后才可以演化。首先根据逻辑门之间的连接关系,利用层次聚类的方法对大规模电路进行分解,分解后的子电路规模要适用于EHW技术;然后利用EHW技术对分解后的子电路进行演化,演化生成多种与原始子电路功能相同的电路,从中选择逻辑门最少的电路替换原始子电路,以达到优化子电路的目的;最后将优化后的子电路按照分解前的连接关系合并,得到与原始电路功能相同而逻辑门数较少的电路。实验结果表明,利用EHW技术可对大规模电路进行再优化,不仅能够降低逻辑门的数量,还可提高其安全性。

基于GAL软核的EHW平台设计技术研究

介绍了演化硬件(Evolvable Hardware,EHW)的基本原理,在分析了现有演化平台的基础上,针对现有演化平台扩展复杂、配置位不公开等缺点,提出了基于GAL(Generic Array Logic)软核的EHW平台,并进行了原型实现和演化实例验证.最后将基于GAL软核的EHW平台与现有演化平台进行了对比分析,实验结果和对比分析表明该平台具有配置位公开、配置速度快、扩展灵活等优点,可以为演化平台系统设计提供参考.

演化硬件──EHW技术的开发研究

演化硬件—ＥＨＷ技术是一门刚刚兴起的全新的技术，正在迅速发展。演化硬件能够不断地重构自身的硬件结构，最终达到设计者的要求。本文介绍了演化硬件的开发思路、实现原理，讨论了演化硬件所具有的自组织、自学习、自适应等智能特性，以及国内外对演化硬件的研究情况和发展前景。

FPGA静电损伤容错系统设计及演化修复能力研究

为探索静电放电对可编程逻辑器件的静电损伤(ESD)效应及其防护方法,选用人体模型,并利用ESS-606AESD模拟器对CycloneⅡFPGA芯片EP2C5Q208进行了ESD注入损伤效应试验。在此基础上,以演化硬件(EHW)技术为核心构建了一个具有自修复特性的强容错电子系统,并对其进行了故障注入试验。结果表明:ESD对FPGA不造成芯片损毁,只对放电管脚及其相关逻辑单元造成损伤,未放电管脚及芯片内部绝大部分逻辑单元功能完好。同时发现,系统演化修复能力与系统故障状况间具有较为明显的规律:(1)随着系统故障量的增大,影响系统演化修复能力的主要因素从演化算法的效率逐步转变为演化修复过程中的故障"避让"概率;(2)系统的演化修复能力与故障数量符合指数衰减规律。

使用常规IC的演化硬件电路设计实例

在讨论了EHW运行机制及其在一般硬件实验环境中所面临问题的基础上,具体针对一种分频电路进行了基于常规计算设备和普通TTL芯片的演化研究和具体实现,进而完成了能以闭环方式进行系统演化的实验环境;运行结果表明,该方式既从原理上保留了演化硬件的全部特点,又在一定程度上摆脱了对FPGA等类型可编程芯片和相关软件环境的依赖,可以在此基础之上有效地进行多种演化策略和演化方式的研究,具有一定的实用价值。

外部型硬件进化方法研究

外部型硬件进化(Extrinsic EHW)是将硬件描述语言(HDL)与进化算法(EA)结合起来的硬件进化(EHW)方法。在简要介绍了EHW的基本概念和工作原理的基础上,针对外部型硬件进化的基本方法,通过实验分析指出了这类方法存在的问题,阐述了在电子设计自动化(EDA)平台上实现Extrinsic EHW方法必须解决的核心问题。

多核虚拟可重构结构加速逻辑电路演化设计的研究

提出了一种用基于多核虚拟可重构结构（MuViRaC）的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略，将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFPGA上实现。MuViRaC分别被应用于演化3位乘法器和3位加法器。试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间。

自动测试设备的战场抢修研究

作战武器装备的战场抢修是目前军事领域研究的重点,然而保障设备作为作战装备战场抢修的基础,其抢修性研究并没有受到重视,为此,开展了某型装备自动测试设备的战场抢修研究;首先,阐述了面向战场抢修的自动测试设备的设计思路、方法和步骤;然后,基于重构的思想,提出利用可进化硬件对自动测试设备进行抢修性设计;最后,提出利用HLA对自动测试设备在作战环境下发生战损时进行抢修的整个过程进行仿真,从而验证自动测试设备抢修性设计的合理性。

进化型硬件在图像压缩中的应用研究

进化型硬件是一种可由进化算法来改变其结构的硬件。在此提出了一种由分类单元、进化单元和函数单元组成的适用于图像压缩的进化型硬件结构。其中进化单元和函数单元并行工作。在压缩过程中以函数进化的方式,使该硬件能够根据图像的特点来探索最优预测函数。仿真实验表明,当PSNR=24～30(dB)时,压缩比优于JPEG、Fractal、Wavelet,最高可达200:1。

Bagging选择性集成演化硬件DNA微阵列数据分类方法

为了提高演化硬件(EHW)分类系统的泛化能力和减少硬件代价,提出了一种用于DNA微阵列数据分类的演化硬件多分类器选择性集成学习方法。重点讨论了基于Bagging的选择性集成学习策略和基于虚拟可重构结构的演化硬件分类系统构架。通过对原始数据训练集的随机重采样生成训练子集完成对演化硬件基分类器的训练,并选择其中识别率较高的基分类器进行集成以获得更高的分类性能。演化硬件分类系统对DNA微阵列数据的学习与分类均在Xilinx Virtex xcv2000E FPGA硬件平台上实现。通过对急性白血病和肺癌数据集的对比实验表明:相对于传统演化硬件集成学习方法,这种方法在保证较高识别率的基础上有效降低了硬件代价,且具有更短的学习时间和较强的泛化能力。