端口双向耐高压电路的ESD防护设计技术

随着CMOS工艺的快速发展,集成电路多电源域设计越来越普遍,电路全芯片ESD设计也越来越复杂。介绍了一款基于0.35μm CMOS工艺的32路抗辐射总线接口电路的ESD设计技术。同时,对双向耐高压输入管脚的ESD进行加固设计,提高了芯片的抗ESD能力。抗辐射32路总线接口电路通过了4.0 kV人体模型ESD测试,测试结果验证了该设计的有效性。

基于SPICE模型的运算放大器ESD故障机制分析

运算放大器是智能电网中重要的电路元器件,其性能对电网的正常运行具有至关重要的影响。为了提高智能电网的安全性和稳定性,需要对运算放大器在复杂的电磁环境下的可靠性进行验证。本文以UA741模拟集成运算放大器为研究对象,通过分析典型静电放电(ESD)干扰下的电磁效应,研究了基于SPICE模型的MOS的电压和电流特性以及故障机制。通过定位故障MOS,为进一步研究ESD抑制提供了理论依据。本研究结果对于提高智能电网中电路和电力设备的抗干扰能力,保障电网的稳定运行具有重要意义。

一种新的BMM-ESD电流解析式计算方法

为进一步发展BMM-ESP电流的电路建模求解法,分析了静电放电测试环境在实际放电测试过程中的寄生参量并建立了一个9元件ESD电路模型,求得了电流在复频域的表达式,进而通过拉普拉斯反变换解得了BMM-ESD电流时域解析式。计算验证了实测BMM-ESD电流复频域表达式极点分布的规律:共6个极点都位于复频域的左半平面,含2对共轭复数和2个实数,从而概括出BMM-ESD电流时域解析式的一般形式。算例表明,电流解析式符合IEC规定,吻合实测波形,尤其能够有效描述实际ESD波形中常见的非标准现象:位于第1峰值与第2峰值间的寄生振荡。

煤矿环境中人体ESD模型

在有瓦斯的煤矿环境中,井下工作人员等效于移动的孤立静电导体,人体静电比井下器材静电更具有隐蔽性、偶发性、危险性.本文通过实验确定能代表煤矿特殊环境中的人体电容、人体电阻,建立煤矿环境中的人体ESD物理模型,为制定煤矿人体静电安全标准提供实验依据.

ESD相关电场测量研究

对静电放电(ESD)过程的相关电场进行了理论计算和定性分析,然后利用两个不同测量方案对ESD电场进行了测量,对过渡区的测量波形和理论计算波形定性比较分析发现,二者基本吻合。

ESD应力下深亚微米GGNMOS二次击穿物理级建模仿真

基于静电放电(ESD)应力下深亚微米栅接地N型场效应晶体管(GGNMOS)二次击穿的物理特性,将建立的热击穿温度模型、热源模型与温度相关参数模型相结合,提出了一种新的电热模型,并进行了优化。基于这些模型,可仿真出器件的二次击穿电流值It2(GGNMOS的失效阈值),进而模拟出GGNMOS全工作区域的VD-ID曲线。对两种不同的GGNMOS样品进行模拟仿真,将得到的结果与TLP(传输线脉冲)实验测试的结果相比较,证实了模型的可行性。利用该物理级模型,可快速评估GGNMOS的工艺、版图参数以及脉冲应力宽度对ESD鲁棒性的影响。

人体静电放电(ESD)及保护电路的设计

随着集成电路及电子设备的广泛应用,人体静电放电的危害性日益引起人们的重视。首先介绍人体静电放电模型及测试方法,然后阐述几种新型集成化静电放电保护器件的原理与应用。

CMOS工艺中GG-NMOS结构ESD保护电路设计

采用GG-NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果.通过实验可以看出其性能达到了人体放电模式的2级标准.在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制.

ESD应力下的NMOSFET模型

随着现代集成电路的集成度越来越高,静电放电(Electrostatic Discharge,ESD)己成为电路失效一个不可忽视的原因。对电路级ESD的可靠性进行模拟是一个重要的研究课题。给出了在ESD应力下的NMOSFET模型,重点讨论了雪崩击穿区、瞬间回落区,以及二次击穿区的物理过程及其数学描述。

ESD保护器件GGNMOS二次击穿前的建模

基于ESD应力下GGNMOS的工作特性,从GGNMOS的内部物理过程,推导建立了二次击穿前GGNMOS的器件级模型,并给出了相应的参数提取方法;实现了输入工艺参数等到模型中,即可仿真GGNMOS二次击穿前的I-V特性。通过与TLP实际测试结果的比较,证实了所推导模型的可行性。

CMOS集成电路ESD设计

主要介绍了人体的静电模型和IC中ESD(Electric Static Discharge)保护设计的防护电路以及注意事项,包括输入端口两级ESD保护结构和版图要求,输出端、电源与地之间的ESD保护设计,ESD保护可以增强电路的可靠性。同时简要介绍了输入、输出端口电源、地,以及必须遵循的ESD规则。

深亚微米GGNMOS器件ESD鲁棒性的优化与模拟

基于单指条栅接地N型场效应晶体管(GGNMOS)在静电放电(ESD)时的物理级建模方法,仿真分析了版图参数和工艺参数对器件ESD鲁棒性的影响。提出了一种可提高器件ESD保护性能的优化设计,即硅化扩散工艺下带有N阱的多指条GGNMOS结构。对单指条器件模型进行修正,得到的多指条模型能预估不同工艺条件下所需的N阱长度,以满足开启电压Vt1小于热击穿电压Vt2的设计规则。由仿真结果可知,对于一个0.35μm工艺下的10指条GGNMOS,通过减小栅极长度(L)、提高衬底掺杂浓度(N_(BC))和漏极掺杂浓度(N_E),以及从修正模型中得到合适的N阱长度,均可以增强器件的ESD鲁棒性。

ESD对双极型硅器件的损伤机理研究

通过理论分析,建立了双极型硅器件的ESD损伤模型,表明ESD对该类器件的损伤主要是过热失效模式。ESD电压较高时,静电放电电流引起局部过热导致PN结峰值温度达到硅的熔融温度(1 413℃)而使器件击穿烧毁;ESD电压较低时,电触点的峰值温度超过铝硅共晶的熔融温度(577℃),使器件参数退化从而发生潜在性失效。将实验结果与模型分析比较,结果吻合良好。因此,在知道器件生产工艺参数的情况下,就可计算出器件的ESD损伤阈值,为双极型硅器件的设计、参数优化提供了理论依据。

GaAs场效应晶体管不同极性ESD损伤机理

对Ga As场效应晶体管(FET)进行3个正向和3个负向脉冲(3"+"3"-")、3个负脉冲(3"-")、3个正脉冲(3"+")3种极性静电放电(ESD)实验,不同极性ESD实验下器件的失效阈值不同。以栅源端对为例对实验结果进行分析,在3"+"3"-"和3"-"极性下,器件失效模式为栅源短路,在3"+"极性下器件电参数退化。运用热模型对ESD正负脉冲电压产生的温升进行了计算,器件的损伤机理为,在正向脉冲下为栅金属纵向电迁移导致肖特基势垒退化;在ESD负向脉冲下为高电场引起栅源端对击穿。

NMOS ESD保护器件直流仿真模型设计

本文对NMOS ESD保护器件建模中的骤回现象和寄生效应进行了研究,并据此提出了一个NMOS ESD保护器件的DC模型。该模型包括基于BSIM3模型的MOS管、反映寄生效应的寄生NPN晶体管、衬底电阻和串联电阻。提出了用于描述模型工作在大电流区域时状态的I-V特性计算公式和对模型所需晶体管参数进行提取的方法。仿真结果表明该模型能够较好地描述NMOS ESD保护器件的工作特性。

ESD防护器件HMM和TLP测试方法及性能评价

人体–金属模型波形(HMM)和传输线脉冲(TLP)波形是静电放电防护器件测试时常用的注入波形。针对静电放电(ESD)防护器件,介绍了这2种波形的测试方法。通过对同一型号瞬态电压抑制器进行测量,获取器件的瞬态波形、钳位电压、损伤阈值、瞬态阻抗等特性参数,并对结果进行分析比较。测试结果表明,基于IEC标准的HMM测试所能得到的有效信息最少;基于TLP的HMM测试可直观得到被测器件的静电放电瞬态响应;TLP矩形波测试结果的稳定性好,测量参数的可重复性高。

功率快恢复二极管反偏ESD机理分析

功率半导体器件静电放电(ESD)的可靠性在应用中至关重要,其抗ESD的机理需深入研究。采用一种符合GB/T 17626.2标准的简明分段线性电流源,对功率快恢复二极管(FRD)反偏ESD过程进行仿真计算。基于器件外端电压波形经历过冲、负阻和振荡以及平缓发展三个阶段,分析了器件内部相应的一系列复杂变化。结果表明:器件内部的"过耗尽"、雪崩注入、载流子及电场分布涨落等变化,最终导致电流在pn结拐角处形成局部集中。最后,分析了器件结构参数对抗ESD能力的影响。

运算放大器在高ESD应力作用下的失效模式和失效位置研究

本研究以常用的运算放大器之一LM741为例进行了高ESD应力条件下的运算放大器的失效研究,研究通过物理观察和电学测试的手段考察了LM741失效位置及失效模式与ESD击打模式之间的关系。研究表明,不同的应力击打模式均造成几种相同的失效位置和模式,而且对失效部位的物理观察发现:所造成芯片上的失效并非在芯片上的电路的单元内部,而在于电路的各个单元之间的绝缘层或者是连接电路单元的金属连线,这一发现为下一步ESD的失效建模和仿真提供了重要的试验依据。

CMOS集成电路的ESD模型和测试方法探讨

随着超大规模集成电路工艺的高速发展 ,特征尺寸越来越小 ,而静电放电 ( Electrostatic Discharge)对器件可靠性的危害变得越来越显著。因此 ,静电放电测试已经成为对器件可靠性评估的一个重要项目。介绍了 ESD的 4种等效模型 :人体、机器、器件充电和场感应模型 ,以及各模型的特点和等效测试电路。同时较详细的介绍了 ESD的测试方式和方法。

基于GGNMOS的ESD建模与仿真技术研究

随着微电子加工工艺技术的发展,集成电路对静电越来越敏感。设计合理有效的静电放电(ESD)保护器件显得日趋重要。传统的"手动计算+流片验证"的设计方法费时耗力。该文基于栅极接地的NMOS(GGNMOS)器件,以Sentaurus为仿真平台,建立器件模型,根据ESD防护能力的需求,计算出GGNMOS的设计参数,设计出防护指标达到人体模型(HBM)4.5kV的管子。结果表明,该方法简单有效,能缩短设计周期,是防护器件设计的一种优秀方法。