使用排队论模型对FIFO深度的研究

长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求。特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案。当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIFO深度选取问题更加突出。针对上述问题,本文提出了一种基于排队论的新型FIFO模型,使用该模型探讨了FIFO深度问题,阐述了FIFO深度的理论含义,并给出了FIFO深度理论计算公式。

动态参数模型确定SoC中异步FIFO深度的方法

针对超大规模集成电路和片上系统设计中确定异步FIFO浓度的问题,根据异步FIFO运行时的属性提出FIFO动态参数模型,该模型包括FIFO饱和度、写入端和读出端数据传输率及上溢/下溢频率。在该模型的基础之上,分析异步FIFO的深度与动态参数之间的关系,采用功能仿真方法确定片上系统中异步模块之间数据传输所需FIFO的深度。对典型实例的分析表明,采用这种方法能够在保证系统数据通信性能的前提下,获得最小的FIFO深度,优化系统资源的使用。

采用FIFO级联实现可编程的采样预触发与缓存容量扩展

为满足现代高分辨率雷达大容量高速缓存以及被动雷达和时差定位系统采样预触发的需要,提出了采用多片先进先出(F IFO)芯片级联的硬件结构实现可编程采样预触发和缓存容量扩展.分析了两级F IFO级联时芯片间接口的时序,给出了对F IFO可编程标志位的设置方法.实际应用证明,采用该结构可使系统的缓存容量达到2 M B,预触发量达到1 M B,且两种功能可由FPGA控制切换.该结构也适用于其它具有可编程标志的F IFO.

FIFO存储电路的设计与实现

文章介绍了一个正向设计,并已成功流片的FIFO存储器电路结构设计及关键技术,重点研究了实现该电路的两类关键技术,存储电路和控制逻辑。文中的设计思想和具体的逻辑电路可以通用于所有先进先出存储器的设计。

井下声波数据压缩系统中FIFO深度的研究

在现代井下声波数据实时无损压缩系统中,广泛采用异步FIFO来解决模块间异步时钟域同步的问题。为了在提高系统工作效率的同时节省硬件资源,FIFO深度选取问题就更加突出。提出了一种基于随机服务系统理论的异步FIFO模型,同时结合压缩系统中哈希桶深的概率分布特性,计算出了异步FIFO深度,从而为实时硬件压缩系统的时序设计提供了理论支撑。

基于多FPGA核的高速数据采集与控制系统设计

为提高处理能力,设计了2×2并行流水结构的FPGA矩阵并作为处理核心用于高速数据采集与控制。在分析了多片FPGA的同步驱动原理以及协作模型的基础上,综合利用双时钟沿触发传输、资源重复与时间重叠技术提出了FPGA之间以及FPGA与外围A/D和D/A芯片的数据传输方案。最后揭示了光纤通信驱动的数据采集与控制过程及总线冲突解决策略。所设计的系统具有成本低、灵活性强的特点,实验表明该系统能够满足可靠性和实时性要求。

一种数据接入设备的分析与设计

介绍了一种基于PCI总线的数据接入设备,通过采用专用的数据记录软件和高速数据存储接口,对综合基带解调后输出的1kbit^30Mbit/s串行数据进行帧搜索和打包,并通过PCI总线送入计算机,在计算机上进行数据记录。数据记录完毕后可进行误码率测试和事后数据浏览和回放。

片内多核共享信箱的研究与设计

针对现代多CPU的微机保护装置中不同处理器之间的信息交互采用外置存储器,系统正常运行容易受到现场复杂电磁环境干扰的问题,采用了片内存储器实现多处理器之间的交互.以片内存储器为主体构建多核芯片的多层次存储结构,并采用基于消息机制的共享信箱完成处理器之间的信息交互.利用排队论模型详尽地分析了共享信箱中数据FIFO的性能与需求,继而推导出适用于多任务系统中数据FIFO的深度经验公式.