S3C2440串口FIFO模式的中断机制和处理策略

为了研究基于S3C2440的串口FIFO模式的中断机制和相应处理策略,采用实验方法验证了该模式的发送中断的触发时刻是当批量字符从FIFO中移出,直到FIFO中剩下与触发深度设置值相等数目的字符的时候。修正了中文使用手册认为"当批量字符从FIFO中移出,发送中断的触发时刻是当移出字符个数与触发深度设置值相等的时候"的错误。同时通过实验验证了串口FIFO模式的接收中断机制。在两者的中断处理基础上,提出一种实用的处理策略。

基于FIFO写数据方式的USB接口信号发生器设计

介绍了一种USB接口虚拟仪器,该虚拟仪器采用FIFO写数据方式作为信号发生器的数据传输模式。信号发生器使用EZ-USB系列USB芯片CY7C68013作为硬件的主控芯片,上位机利用VC++设置程序实现波形的产生,产生波形信号后,调用cyioctl控制函数与下位机固件程序完成数据的通讯,最后由固件程序实现对内部FIFO芯片存储器的读写。

一种FIFO器件的失效模式分析

异步FIFO常应用于在异步时钟域之间进行数据传输。本文根据应用过程中数据帧头重复首字节的异常现象,对FIFO器件M67024的一种失效模式进行分析和说明。进而分析FIFO因设计原理而存在的共性使用要求,并提出针对该类型FIFO失效模式,电路设计人员应当注意的设计规则。

基于FIFO的串口通信模式研究

详细介绍了串口通信的基本原理和实现方法,在上位机和DSP之间实现3种通信方式,即查询方式、标准SCI模式的中断方式、FIFO模式下的中断方式;同等条件下,接收和发送同等数据量数据,使用FIFO中断方式用时最少,通信效率最高,节省了CPU的机时资源;当数据量越大时,采用该方式,其优越性越明显。在FIFO中断方式中,针对上位机与DSP之间存在的上电时序问题,提出了一种找帧头重排序方法,经过实验,验证了该方法的可靠性。

基于LabVIEW双FIFO高速采集方法的研究

信号的采集是当今社会非常重要的一方面,是信号分析的基础,其NI公司采集卡在FPGA模式下采集到的数据是通过数据包的形式进行传输,文件大小依靠FIFO读取函数元素数量控制,但仅靠单个FIFO最多传输8路数据,否则会造成数据丢失的问题,基于此利用双FIFO双队列的方式传输16路数据,并利用分文件二进制存储的方式满足了快速存储与文件打开受行数与列数限制的问题。经验证,工作稳定,满足工程要求,并实现了采集卡变速率的采集。

基于USB2.0的异步数据传输和控制接口的设计

采用EZ-USB FX2LP系列的USB2.0控制器芯片CY7C68013A设计USB2.0接口已有许多应用实例,但是大多数都是采用GPIF主模式实现数据通信,应用场合具有一定的局限性。设计并实现了一种通用USB2.0接口方案,该方案利用其slave FIFO从属模式实现外部MCU和PC之间的高速异步数据传输和控制。与其他常用的USB接口芯片设计相比,该设计更加灵活方便,可用于任何一款MCU扩展USB接口。

基于USB2.0和FPGA的多路数据传输系统设计

基于USB2.0的FIFO方式,利用FPGA同步实现三个通道,不同传输率的数据的发送和采集,详细说明多路数据发送与采集时,对不同数据传输速率的实现方法以及部分硬件和软件设计,最后,简要介绍了基于USB的在线配置FPGA的一种新方法。

SD存储卡接口SD模式的FPGA实现

SD存储卡接口定义了两种通信模式,SD模式和SPI模式.分析了SD传输协议后,给出了一种SD模式设备接口的设计方案.该设计能够自动解析主机发送的命令并响应,与Flash控制器相连后可以对Flash进行读写操作.为了解决数据存取的时序问题,使用了数据缓存技术.FPGA验证表明,该接口能够被电脑识别为SD卡,达到了设计目标.

基于FPGA的USB通信模块在伺服系统中的应用研究

介绍了一种基于FPGA+CY7C68013的USB通信模块及其在伺服系统中的应用,给出了以USB2.0接口芯片CY7C68013同步SlaveFIFO读写模式为基础,现场可编程门阵列(FPGA)为状态控制芯片的硬件方案。通过编制固件程序和verilog程序,成功实现了以USB2.0为接口的伺服驱动器与上位机(PC)之间的高速数据传输。最后运用上位机Cypress USB Console软件进行测试,结果表明系统具有数据传输准确、速度快等优点。

并行口ECP模式的研究

介绍了并行口常见的几种工作模式和ECP模式的特点以及并行口ECP协议的输入输出时序特性,说明了并行口ECP模式所使用的寄存器及端口地址;分析了FIFO寄存器的使用方法;给出在并行口ECP模式下进行双向数据传输的一个电路实例和主要的通信流程.

MOLDASⅡCAMAC多参数数据获取系统

MOLDASⅡCAMAC多参数数据获取系统是为重离子核物理实验能量、时间和多重性测量而设计的通用数据获取系统。该系统可以用于两类实验测量;(1)符合测量。由外部快电子线路快符合后产生一个触发信号进行;(2)多重性测量。由在本系统的多重器的面板上预置一个≤9的数字,则每个事件实际到来的参考数数目和预置数进行大于、

FPGA和USB2.0双工接口设计

为了实现FPGA与USB2.0之间稳定快速的数据传输,该设计利用USB2.0接口芯片CY7C68013的Slave FIFO模式,采用时分复用的方法设计了一种双向数据接口。在FPGA端,持续把从USB OUT FIFO读出的数据回写到USB IN FIFO,以实现系统的自环测试。该设计已被应用到超宽带(UWB)无线系统中,结果表明本接口工作稳定,数据传输准确,平均速率12Mb/s。

基于NORFLASH的大容量数据存储与传输

针对在高速调制波形产生过程中大容量调制数据传输和存储的问题,提出了基于Virtex-6 FPGA采用USB设备和NORFLASH进行大容量数据传输与存储的设计方案。采用Verilog HDL硬件描述语言设计了SLAVE FIFO控制接口,以及NORFLASH擦写、读取控制器,实现了USB设备与NORFLASH之间6 Gbits的大容量数据的存储和回放验证。硬件测试结果表明,所设计的控制器工作稳定可靠,且具有较好的可移植性。

基于DSP与FPGA技术的视频采集系统设计

本系统设计采用基于DSP和FPGA的双缓冲"乒乓操作"技术,实现了大容量数据的传输。利用EDMA控制器高效地实现存储空间的数据搬移,而DSP的中央处理器则专注于对视频数据信号进行实时处理。经测试本系统完全满足视频信号处理系统的高速实时性要求。

基于DSP的CAN—USB通信系统的设计与实现

文中构建了一个基于TMS320F2812 DSP芯片的CAN总线和USB控制器CY7C68013的通信系统,阐述了系统的总体设计并且给出了系统各组成部分的硬件及软件的设计。USB控制器采用SLAVE FIFO模式,从而实现了外部DSP直接控制CY7C68013中缓冲区消息的读写;利用DSP内嵌的CAN控制器和外接的CAN收发器实现高达800 kbit/s的消息传输。进行了通信测试的试验,多次试验表明,该系统可以实现USB与CAN总线之间消息快速、可靠的传输。

功率M模式经颅多普勒超声测量系统的设计

经颅多普勒(TCD)是研究颅内大血管中血流动力学的常用技术,但传统TCD中依然存在着对大脑血管定位困难和对微栓子检测不确定等缺点。为了克服这些弊端,本研究设计了一种功率M模式TCD测量系统。该系统通过FPGA设计、USB固件驱动以及PC数据后处理等模块共同实现。数字电路模块以FPGA为核心进行状态机设计,并采用高速AD采样和双FIFO乒乓工作模式来确保良好的实时性;硬件电路部分和PC之间的数据传输依靠高速USB实现;软件模块结合功率M模式多普勒成像技术、短时傅里叶变换和伪彩色图像处理,对超声波束发射方向上整体深度的血流状态进行监测,方便定位血管深度,并为临床医生提供选通深度的声谱图信息。

基于USB总线的虚拟频谱分析仪设计

文章详细介绍了基于USB总线的虚拟频谱分析仪的设计过程。该仪器使用嵌入式混合处理器MC56F8323来实现动态信号的实时采集、频谱分析和数字滤波等功能。处理结果由USB2.0接口芯片CY7C68013上传至PC机,以完成数据显示、存储、绘制图形等功能。其中,CY7C68013工作于SlaveFIFO模式,以实现与MC56F8323间的数据传输。该系统可同时对两路动态信号进行实时谱分析,每路采样频率高达500kHz。

基于FPGA的便携式B超仪视频回放系统

设计并实现了一种基于FPGA的应用于便携式B超仪中的电影回放模块,在分析SDRAM的工作原理基础上,给出内嵌SDRAM控制器系统设计,并通过有限状态机对B超视频数据的采集与回放进行时序控制。使用VHDL语言实现,实时性高,可内嵌于使用FPGA的B超应用中。

全自动酶免分析仪中USB通信接口的设计与实现

本文设计了全自动酶免分析系统的USB通信接口,阐述了USB通信接口的总体设计并且给出了USB通信接口组成部分的硬件电路及软件的设计。USB总线接口与PC采用差分方式进行通信,与DSP采用SLAVE FIFO方式进行通信。在全自动酶免分析系统中进行了通信测试的实验,多次实验表明:该通信接口可以实现通信的功能。

L82C79可编程键盘/显示控制器的研制

本文介绍了L82C79的片内资源，以及设计过程中遇到的一些问题和处理方法。