基于FPGA的MobileNetV1目标检测加速器设计

卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分辨率超参数以及网络参数定点化来减少网络模型的参数量和计算量;其次,对卷积层和批量归一化层进行融合,减少网络复杂性,提升网络计算速度;然后,设计一种八通道核间并行卷积计算引擎,每个通道利用行缓存乘法和加法树结构实现卷积运算;最后,利用FPGA并行计算和流水线结构,通过对此八通道卷积计算引擎合理的复用完成三种不同类型的卷积计算,减少硬件资源使用量、降低功耗。实验结果表明,该设计可以对MobileNetV1目标检测进行硬件加速,帧率可达56.7 f/s,功耗仅为0.603 W。

基于SoPC的“电子系统设计”课程实验教学案例设计

利用FPGA构建了SoPC,移植了uC/OS-II操作系统,实现了基于无刷直流电机的小风扇转速智能控制系统的硬件和软件设计;利用DS18B20温度传感器采集环境温度,根据环境温度自动控制电机的转速;利用HC-SR04超声波模块测量物体距离,实现了物体接近风扇到8cm距离时,无刷直流电机自动限速,同时蜂鸣器报警;利用SU-03T语音识别模块实现了语音控制电机转速;通过FPGA与STM32F103C8T6单片机控制的Wi-Fi模块串口通信,实现将环境温度、风扇转速、距离报警信号、电机旋转方向数据上传到阿里云。

大规模Flash型FPGA整体功能仿真验证方法研究

提出了一种大规模Flash型FPGA整体电路编程后功能仿真验证的方法。通过对核心Flash单元建立数字Verilog等效模型,采用整体数字仿真验证和模拟仿真验证的方法,结合编程功能案例,对器件内部所有的资源模块进行功能仿真验证,并且提出了加快整体电路数字仿真速度的方法。将提出的仿真验证方法成功应用于大规模Flash型FPGA芯片设计验证,得到了正确的验证结果,整体电路仿真验证速度得到了显著提升。

基于LC3的长时后置滤波器研究及其FPGA实现

基于LC3编码协议,详细探讨了长时后置滤波器(LTPF)的硬件设计与实现。研究内容包括LTPF的基本原理、硬件设计架构及其在FPGA上的实现和测试。通过使用Altera(已被英特尔收购)MAX 10开发板进行了验证,结果显示,硬件实现显著提高了处理效率,并在较低资源消耗下实现了LTPF的硬件加速功能。此外,本文还将硬件实现与STM32平台上的C语言定点程序进行了对比,展示了硬件设计在处理速度和资源利用上的优势。研究结果表明,尽管当前设计已优于软件架构,但未来通过逻辑重组或流水线技术对设计进行优化,系统性能还有提升空间。

基于FPGA的高精度时间数字转换器设计与实现

高精度时间间隔测量是激光测距、雷达、示波器等多种科学和工程领域中的关键技术。为了提高测量的精确度,使用FPGA器件抽头延迟链实现高精度时间数字转换器(TDC),通过脉冲计数法和抽头延迟线法实现完整时钟周期和非完整时钟周期的测量,并提出一种使用锁相环(PLL)动态调相功能测量延迟链精度的方法,PLL调相精度为15.625 ps,通过多级延迟链级联取平均值的方式减小PLL调相精度引入的测量误差,最小测量误差为0.3125 ps。以紫光同创Logos2系列FPGA芯片实现TDC的设计,仿真验证和板级测试结果证明,使用50级延迟链能实现非完整时钟周期的测量,测量精度为71 ps,TDC时间间隔测量范围小于4.2950 ms。

支持BIST的RS编解码器在国产FPGA上的设计与实现

RS编码是一类应用广泛的纠错编码,由于有些国产FPGA平台未能提供该IP核的使用以及工程中在不同FPGA平台使用共享模块的需求,本文设计了一种低复杂度、低资源使用的RS编码器和RS解码器,提出了FPGA资源优化的方法,使用工具软件Matlab和Modelsim进行了联合仿真,验证了设计的RS编码器和RS解码器电路的正确性与合理性,并在国产FPGA厂家安路科技的EG4S20NG88和PH1A100GCG324以及国外FPGA厂家Xilinx的XC7K325TFFG900上进行了实现,并对实现后的资源使用情况进行了对比。同时通过增加PRBS模块实现了内建自测试功能,极大地减少了模块在不同的FPGA平台之间移植的时间。

基于FPGA的电能表通信可靠性测试系统

在电网运行过程中,确保电能表数据通信的高度可靠性,对保障电表计量的精准性和电网的稳定运行至关重要。文章设计并实现了基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的电能表通信可靠性测试系统,通过模拟仿真内部集成电路(Inter-Integrated Circuit,I2C)接口,代替真实的I2C接口模块与电能表微控制单元(Micro Controller Unit,MCU)相连。上位机生成并发送测试指令,FPGA芯片承担指令传递的任务,并把电能表MCU返回的数据传送回上位机进行分析处理。该方法解决了电能表通信可靠性测试领域中I2C接口在故障注入、通信帧监听以及多设备连接测试方面灵活性不足等问题。

基于FPGA的Sobel图像边缘检测设计

边缘检测是图像处理和计算机视觉中有关特征提取的一个重要研究领域。基于现场可编程逻辑门阵列(field programmable gate array,FPGA)完成了图像边缘检测及视频图形阵列(video graphics array,VGA)显示电路设计。该设计基于QuartusⅡ设计平台,采用Verilog语言编写代码,采用Modelsim仿真软件完成电路仿真,实现了串口图像数据的索贝尔(Sobel)算法边缘检测功能,并且由VGA显示器输出检测结果。最后,在EP4CE10F17C8N芯片上完成了功能验证。

基于FPGA的机械电子设备实时调试技术研究

现场可编程门阵列(field programmable gate array,FPGA)是一种可以进行配置或编程的集成电路,具有较高的灵活性和强大的并行处理能力。FPGA能够在硬件层面对电子系统进行编程和调整,开发者可以在不更换硬件的情况下,修改或优化其功能和性能。探讨了基于FPGA的机械电子设备实时调试技术,从架构设计、调试工具和环境配置、调试算法的开发等方面进行了阐述。

基于FPGA/SOPC的预测控制器设计与实现

针对模型预测控制在微型设备及嵌入式系统应用中的实时性问题,从硬件实现控制算法的角度研究了基于FPGA(field programmable gate array)的预测控制器的设计和实现。采用基于Nios II嵌入式软核处理器的FPGA/SOPC(system on pro-grammable chip,可编程片上系统)方案,在FPGA芯片上构建SOPC系统,设计SOPC的硬件及软件系统,实现了基于FPGA的预测控制器;建立了基于FPGA和dSPACE系统的实时仿真平台,并进行了控制器实时仿真实验。实时仿真实验验证了基于FPGA的预测控制器的功能及实时性。实验结果表明基于FPGA的预测控制器提高了算法的实时性,并具有微型化等特性,能满足新应用的需求。

一种基于FPGA／SOPC的逻辑分析仪设计

设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在N ios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能。文中详细介绍逻辑分析仪的SOPC设计思想和实现原理,同时叙述了采样和数据存储电路以及触发核中序列触发的设计方法。实践表明,该设计方法是有效和切实可行的。

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。

FPGA内嵌处理器的SoPC系统设计与分析

SoPC技术是在片上系统SoC技术的基础上发展起的,二者的共同点为将处理器、存储器、I/O接口等系统设计需要的功能模块集成到一个芯片上实现。相比SoC系统,SoPC系统还具有可编程性强、产品问世周期短等优点,在保证系统性能与灵活性、提高系统执行速度的同时又可显著地降低系统成本。在对SoPC技术进行概述的基础上,较为详细地介绍了一个基于FPGA内嵌PowerPC处理器的可编程片上系统的设计,利用软硬件协同设计技术,完成软硬件划分、软硬件设计、硬件综合、软件编译以及软硬件协同验证等工作,并结合SoPC技术的特点对其优势进行了分析,对其应用前景进行了探讨。

基于FPGA的SOPC设计实践教学方法探索

基于FPGA的SOPC设计技术是现代电子系统设计人员的必备技能之一,并逐步成为嵌入式系统技术发展的新方向。本文针对电子科学与技术专业的教学实践,分别从SOPC嵌入式系统领域人才需求,知识体系进行分析。在此基础上,对课程内容,实验平台选择,实践环节设计和考核方式等进行了详细的说明,提出了一种基于Altera FPGA开发板DE2-70的SOPC设计教学实践体系。并以用户定制IP核实验为例,详细分析了该实践教学体系的教学效果。

基于FPGA的可编程片上系统SOPC

介绍了可编程片上系统SOPC导致嵌入式系统设计变革的原因及优势,分析了基于FPGA的可编程片上系统的设计方法,提出了嵌入IP核的SOPC系统的解决方案.

基于FPGA的SOPC电子系统设计实验研究

首先调研了目前的SOPC系统设计相关课程,在此基础上详细介绍了现代电子系统设计课程中的SOPC系统设计内容,介绍了相关课程体系、SOPC系统设计的实验方法研究以及教学内容和教学模式的特色和创新性,最后介绍了实验开设的效果及学生的部分实验作品。

基于FPGA的SOPC软硬件协同设计

软硬件协同设计作为嵌入式系统开发的重要方法,在克服传统设计方法缺陷的同时,也在系统开发的风险性降低、周期性缩短、稳定性增强等方面表现出优势.文章讨论了软硬件协同设计方法支持的SOPC系统建模、设计、仿真、综合各阶段实施方法,以Altera的Quartus II为具体应用开发支持环境,论述了协同设计流程和实施要点,并给出具体应用开发实例.

基于FPGA/SOPC-NiosⅡ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核NiosⅡ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1 Hz～100 MHz周期信号的精度为8×10^(-6)的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法.

SOPC——基于FPGA的SoC设计策略

介绍了SoC的特点 ,并针对其设计所而临的问题提出了Altera公司的解决方案———SOPC ,以及相关的Excalibur芯片和开发工具QuartusII与SOPCBuilder。

基于SOPC/FPGA嵌入式的高频阻垢水处理器设计与开发

设计了一种基于SOPC/FPGA嵌入式技术的智能化高频电磁场阻垢水处理器。该系统利用可编程芯片FPGA和以NiosⅡ嵌入式CPU为核心的SOPC系统作为信号处理和控制方法。设计由DDS芯片产生的高频振荡信号及其大功率功放电路,开发带彩色触摸屏的人机交互界面及各种控制功能,给出系统硬、软件设计,实现了系统智能化设计和实时监控功能。本设备科技含量高,具有实时监控及智能控制强大、直观和易于操作等特点。