基于CPLD/FPGA的可裁剪MCU设计与应用

采用Verilog语言开发了一款基于CPLD/FPGA平台的可裁剪MCU。该MCU包含一个核心模块和一些常用的接口模块,具有32位的程序/外设寻址空间。采用特殊的“或”总线结构,可以灵活增删指令及外设接口模块,以适应应用需要或节省资源。MCU采用HDL语言开发,可在任意平台CPLD/FPGA之间移植。该MCU已在实践中使用,具有一定的实用价值。

国产FPGA上通信基带发端算法设计和系统实现

该文针对国产FPGA上通信基带算法及相关信号处理算法IP核匮乏现状,设计了基于紫光Logos系列FPGA器件的通信基带发端算法;在紫光FPGA缺乏FIR IP核的情况下,经优化设计实现了仅用7个乘法器的60阶FIR成型滤波器;搭建收发测试环境对设计的发端系统进行了测试。测试结果表明,所设计的基于正交调制的发端基带算法和基带系统性能达到主流水平的技术指标要求,实现了首批通信算法和通信系统在国产FPGA器件上的应用。

基于DSP28335的FPGA软件在线升级方法

在DSP+FPGA架构的嵌入式系统中,一些产品不具备拆卸外壳通过JTAG接口进行软件升级的条件。针对这一问题,提出了一种基于TMS320F28335的FPGA软件在线升级方法。该方法通过上位机将FPGA代码发送给TMS320F28335,TMS320F28335通过GPIO模拟JTAG时序,完成对配置PROM芯片的擦除、编程和校验操作,重新上电后FPGA从配置PROM加载新程序。在理论分析的基础上,给出了所提方法的硬件原理图和软件实现流程。大量实验结果表明,该方法具有较好的可行性、稳定性和可靠性,可以实现DSP+FPGA架构下不拆产品就可升级FPGA软件的目的。

基于FPGA的小目标识别分类系统的设计与实现

为了提高小目标识别和分类的实时性,同时降低识别系统的资源消耗,本文提出了一种简易、高效的现场可编程门阵列(Field Programmable Gate Array,FPGA)小目标识别分类系统。该系统首先通过图像预处理消除图像噪点,并采用并行计算提升系统实时性。然后将处理后的图像与模板进行匹配计算得到识别结果,设计的模板匹配电路具有较小的硬件复杂度和较快的处理速度。实验结果表明,本文所提出的识别系统在680×480图像分辨下,可达137.5帧/s的处理速度,实时性强,同时仅消耗了9个块随机存储器(Block Random Access Memory,BRAM)和2个数字信号处理器(Digital Signal Processor,DSP),硬件资源消耗较少,在处理小目标识别和分类问题上有较好的实用价值。

基于FPGA的自滑动同步法TFT-LCD屏TCON的实现

不同厂家、不同尺寸、不同分辨率的TFT-LCD屏与时序控制器TCON的接口不同,对应不同的差分信号格式。为了适应不同屏的图像显示,需要一种可编程的时序控制器TCON。通过在FPGA芯片上采用自滑动同步法,实现了TFT-LCD屏的TCON系统。该系统从视频处理主板输出的差分信号中提取视频数据,提出通过自滑动同步法使之与同步控制信号对齐;将提取的视频数据转换为源驱动器的输入信号,即mini-LVDS或RSDS格式的差分信号,同时产生门驱动器的时序信号;由源驱动器和门驱动器输出的信号驱动TFT-LCD屏显示图像信号。为了测试TCON的性能,使用两块FPGA电路板进行实验。一块FPGA电路板实现TCON时序控制器;另一块作为TCON的输入测试信号源,用于测试所设计的TCON性能。实验结果显示,所设计的TCON能够从LVDS视频差分数据中正确解析出视频数据,并转换为屏的源驱动器和门驱动器信号,驱动TFT-LCD屏显示视频信号。通过对比分析可知,使用自滑动同步法具有资源消耗少,功耗较低等优点。

基于卷积神经网络的岩渣分类算法及其FPGA加速

全断面岩石掘进机在道路掘进过程中,刀盘挤压切削岩体容易产生刀盘磨损及损坏,从而造成经济损失,因此需要检测刀盘磨损的理论和技术来指导施工。岩渣是掘进过程的直接产物,携带丰富的信息,能够反映当前的施工状况,因此可以通过岩渣识别利用这些信息间接实现对刀盘的监测。提出了一种基于卷积神经网络的岩渣识别算法,在岩渣数据集上实现了96.5%的分类准确率。随后为了便于FPGA硬件部署,提出一种网络压缩方法,将网络规模压缩到原始网络的2.28%,同时分类准确率相比原网络仅下降了0.9%。最后使用OpenCL技术在Intel Arria 10 GX1150平台上实现了算法部署,达到了224.54 GOP/s的吞吐率以及11.23 GOP/s/W的能效比。

快速视频去雾改进算法的FPGA实现

内窥镜去雾算法在医疗领域具有广泛应用,为临床医生提供清晰、实时的图像。去雾技术虽然已经取得较大的进步,但去雾算法的复杂度较高,在内窥镜等复杂情况下硬件实现较为困难。为了在硬件上实现内窥镜实时去雾效果,对暗通道先验算法进行改进,降低硬件资源消耗和时间复杂度。该改进算法选择适合硬件的大气光照强度估计值、透射率补偿值以及采用流水线结构实现有雾图像的处理。采用Xilinx的ZYNQ7020实现该算法硬件电路,实时处理分辨率为640×480的视频图像,速度可达到260 fps,消耗LUT仅为1.28 K,寄存器619个单元。实验结果表明,相比于传统算法,改进算法具有处理速度快、功耗低、可移植性强的特点,满足内窥镜需要实时处理视频的要求。

基于三维超混沌映射的图像加密及其FPGA实现

随着信息技术的不断发展,确保信息安全已成为重要问题,而图像作为被广泛使用的多媒体工具,时常面临着泄露的风险,针对该问题提出一种基于三维超混沌映射的图像加密算法。该算法首先构造一个离散三维超混沌系统,此系统相较于传统的混沌系统拥有更好的混沌特性,所生成的序列具有更强的随机性。然后在此序列的基础上对图片进行置乱和扩散:在置乱阶段,通过混沌序列对原始图片的像素点进行索引排序,实现像素置乱;在扩散阶段,使用处理后的混沌序列对置乱图像的像素值进行分层异或,实现像素扩散。软件仿真和性能分析表明,该算法具有较高的安全性和较强的抗干扰能力,最后通过FPGA硬件平台完成图像加密。整个算法包括软件仿真和硬件实现两个部分,能够有效提升学生将理论和实践相结合的能力,增强学生对非线性理论的理解。

基于FPGA的Edwards曲线标量乘法改进与实现

点加是Edwards曲线标量乘法的基本运算,当点加算法确定后,通过减少点加运算次数来提高标量乘法运算效率是一种有效的方法。首先,根据标量乘法在椭圆曲线公钥密码中的使用特点,将标量乘法分成固定点标量乘法、随机点标量乘法和多点标量乘法;其次,采用预计算和窗口法来减少标量乘法中的点加运算次数;最后,在复旦微的JFM7K325T的现场可编程门阵列(FieldProgrammableGateArray,FPGA)中进行了实现和测试。结果表明,与原有实现方法相比,改进算法计算256比特固定点标量乘法速度提升了450%,计算随机点标量乘法速度提升了39%,计算多点标量乘法速度提升了66%。

基于FPGA的LVDS总线控制器的设计与实现

为保证在高速、多负载条件下LVDS总线的运行状态和传输速率满足应用需求,基于FPGA设计LVDS总线控制器,协议上优化了LVDS的总线占用方式、信号传输逻辑,并在物理层优化了总线结构以及节点接口。为防止低压差分信号失真以及接口失锁问题,采取信号编码和失锁预防措施,保证信号的稳定,增强总线的可靠性。经验证,该方案可提高总线带负载能力,保持高速率下的可靠传输。

一种基于FPGA的SVPWM硬件架构及其计算速度优化

为了提高七段式两电平SVPWM算法的调制速度并减少逻辑资源的使用量,提出了一种基于FPGA的SVPWM硬件架构。在该硬件架构输入参考电压后,首先,进行基于Clarke逆变换的坐标变换,通过一系列加法运算构建出含有三相占空比的3组中间变量,同时通过2个异或运算从上述硬件布线中得到简化后的2 bit扇区判断条件;然后,根据简化后的2 bit扇区判断条件从以上3组中间变量中筛选出三相占空比,并进行钳位保护,按照自然采样法输出PWM。以上过程形成一个整体,在FPGA中只需3次触发,便能在2个时钟周期内完成从参考电压输入到三相PWM输出的整个过程,有效提高了计算速度。此外,还给出了该硬件架构在不同的FPGA平台下的资源使用情况,与其他方法相比,LUT使用量由至少500个缩减至300个左右,逻辑资源使用量降低。通过仿真与实物试验,验证了所提硬件架构的有效性。

基于FPGA的CAN总线加密系统设计

CAN总线作为应用最为广泛的车载通信总线,其数据以明文传输的特性,提升了车内通信效率的同时,也增加了信息泄露并被篡改的风险。对此,文中提出了基于国密SM3算法的车载CAN总线数据加密方式,利用FPGA硬件设备实现车载信息的收集、处理、加密、通信和控制,以满足在不降低总线通信效率的前提下,提升车载通信的安全性。根据设计要求,采用软硬件结合的方式对该方案进行了验证,实验结果表明,以SM3算法加密时,在Quartus 13.0平台上最高时钟频率可达94.7 MHz,吞吐量约为757.6 Mbit/s,造成约0.67μs的时延,达到设计目的。

基于FPGA的单光子时间数字转换器设计

针对单光子计数器对高速飞行光子时间测量的高分辨率要求,传统的TDC在时间测量上存在误差较大的不足。本文设计了一种利用FPGA内部逻辑延迟单元Carry4级联构建延迟链的TDC。该方法首先使用子链平均的方式进行数据采样,避免数据“气泡”。其次,结合码密度测试和bin-by-bin校准将各级延迟单元宽度校准至接近均匀宽度,提高系统的测量精度。最后,通过Vivado软件仿真并烧录至ZYNQ7000进行板级测试,实验结果表明,该TDC能够在3 ns的动态时间范围内实现时间分辨率10.91 ps,差分非线性(DNL)范围为[-0.75,1.01]LSB,积分非线性(INL)范围为[-1.74,2.19]LSB。

基于FPGA的锻锤安全控制模块设计

近年来,随着工业化进程的发展,工业控制系统对安全操作的需求也随之提升。FPGA以响应时间短、功耗低、安全可靠等特点得到广泛应用。基于FPGA设计了一种锻锤操作的安全控制模块,可以同时对锻锤设备的多个控制信号进行实时监测,在设备发生故障时及时提醒工作人员停止操作,避免生产事故的发生。

交通速度预测时空图卷积网络及其FPGA实现研究

时空图卷积网络(STGCN)通过图卷积和时间卷积捕获交通数据的空间依赖性和时间依赖性,可有效提升交通速度预测的精度。但是硬件实现交通速度预测STGCN具有计算量大难以满足实际应用的实时性要求、资源消耗大导致成本增高等问题,在优化交通速度预测STGCN模型基础上,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法。首先,通过轻量化裁剪和预测数据位宽的精确选择,对交通速度预测STGCN进行了模型优化,以降低计算复杂度和资源消耗,并经过Python仿真验证其可行性。其次,通过采用流水线、并行计算和数据交替流水存取等组合优化策略,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法,以提升系统计算速度。最后,使用Verilog编程对交通速度预测STGCN进行了FPGA的实现仿真和硬件测试。利用PeMSD7(M)数据集进行实验,结果显示FPGA实现单数据交通速度预测的时间为355.5μs,相比CPU、GPU平台及FPGA设计方案1对比,其处理速度最大分别提高了25.9倍、6.7倍和3.5倍,证明了交通速度预测STGCN的FPGA实现结构组合优化方法,在保持预测准确性的前提下可较大幅度的提升系统处理速度。

自适应滤波器的FPGA硬件实现

采用LMS算法和FIR框架结构,对一种基于FPGA硬件的自适应滤波器系统的实现方法展开探讨。系统采用自顶向下的模块化方案设计16阶自适应滤波器。顶层文件包含两个接口、FIR滤波、误差计量和抽头系数共5个模块。系统参数前期均由MATLAB仿真验证选取最优值。硬件测试平台选用以ZYNQ-7000系列芯片为核心的开发板。加噪正弦波信号经系统滤波处理后通过示波器观测,显示去噪效果良好,且通过逻辑分析仪抓取的结果与MATLAB理论仿真结果符合度较好。系统可以封装成一个自适应反复调用的功放IP核,适用于音频、图像、视频等信号滤波处理领域,具有一定的工程应用价值。

基于FPGA的新能源低压直流配电系统暂态实时仿真研究

对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系统的暂态实时仿真需求,开发了一种基于FPGA的包含小型分布式风力发电、光伏发电以及蓄电池储能单元的新能源低压直流配电系统暂态实时仿真器。首先,研究构建了分布式发电单元和典型控制回路的计算模块,利用FPGA的并行计算特性并结合“算法-结构-有效匹配(AAA)”理念建立了底层模块串并联混合求解结构;然后,在节点分析法的框架下,建立了一种结合矩阵LDU分解和有向无环图(DAG)的电气系统节点电导矩阵并行求解方法;最后,在建立电气系统与控制系统并行求解架构的基础上,开发了一种基于FPGA的新能源低压直流配电系统暂态实时仿真器,通过将其仿真结果与PSCAD/EMTDC离线仿真平台的计算结果进行对比,验证了所开发暂态实时仿真器的有效性和准确性。

基于FPGA的智能小车综合设计

针对“数字电路”教学过程中,如何进行课程综合设计问题进行了教学改革实践。首先论述了传统综合设计选题的局限性;接着重点阐述了如何选题、进行教学设计、考核评价方法;并以通信2019级的坡道循迹小车为例,介绍了设计要求与条件、设计方案与设计原理、设计结果,并做了总结。

基于FPGA的高速Aurora接口通信系统设计

在通信领域和电子工业应用中板级间的高速传输接口设计一直扮演着重要的角色,基于在工程实践中经常要解决高速串行数据传输的问题,设计了一种基于FPGA的实用高速接口通信系统。系统采用Xilinx公司的Kin-tex-7系列芯片,提出一种基于Aurora 64b/66b IP核的高速数据传输方法,详细介绍了Aurora 64b/66b IP核的结构与功能,实现了Aurora 64b/66b IP核的四路10G高速通信,系统通信速率可达40Gbps,并进行了高速接口传输模块设计和连通性功能仿真。

基于FPGA-PCIe的声发射信号采集系统硬件设计

论文描述了以EP2C5Q208C8N、AD7621以及CH368为核心的声发射数据采集系统的硬件设计,主要提到了系统的实现原理、硬件模块的组成及相应的电路设计。通过Altera公司的Modelsim仿真对模块电路整体工作的过程进行验证,最后采用GWINSTEK函数发生器产生的无直流偏置幅值为4 Vpp、频率为200 kHz正弦波验证系统的硬件指标,验证发现硬件指标可以满足声发射信号采集所需的16 bit分辨率,3MSPS采样率设计要求。