LEO-5G下行同步FPGA设计与实现

随着低地球轨道卫星通信系统和第五代移动通信技术的融合,全球高速、低延迟的通信服务成为可能。本文主要分析了现场可编程门阵列(Field-Programmable Gate Array,FPGA)在LEO-5G下行同步中的应用需求,提出了基于FPGA的LEO-5G下行同步方案,展示技术测试结果验证了所提方案的有效性,为LEO-5G通信系统的下行同步提供了可行的技术路径。

研究生工程实践类实验教学的培养实施方案探究——以光电类学生的FPGA设计开发实验课为例

随着信息化时代的不断加速推进,工业互联网新阶段要求高校新工科学生在走向工作岗位之前应具备一定的软硬件开发基础,以适应多变的市场应用需求。在此背景下,本文以光电类学生的FPGA设计开发实验课为例,针对高校新工科类研究生的专业基础特点,采用搭载Xilinx公司推出的A7系列中等性能FPGA的Nexys 4TM开发板,并通过工程案例引入、学生自主开发实验以及现场编程考试等三个方面实施教学方案,课程教学实践表明,理论 + 实践教学策略使学生对学习内容有了更深入的理解,在提高教学效果的基础上也达到了因材施教的教学目的。

红外与CCD图像的融合及FPGA设计分析

我国传感器技术快速发展,现代成像与监控系统中采用大量的多类型图像传感器,但此类系统只能独立性,将单个图像传感器信息显示出来,不仅会导致成像与监控系统的空间被占用,还会失去对目标的有效监测,造成不利影响。基于此,文章分析红外与CCD图像的融合,主要分析红外与CCD图像融合的情况,提出红外与CCD图像融合的FPGA设计措施,强调完善总体架构的设计模式,合理应用FPGA插值放大算法、彩虹编码算法、图像融合算法,旨在为促使红外与CCD图像的良好融合发展提供助力。

永磁同步电机混沌模型的拓扑马蹄分析与FPGA设计

深入分析永磁同步电机PMSM(pormoment magnet synchronous motor)的混沌特性以便进一步研究如何消除或利用其混沌特性。针对气隙均匀永磁同步电机混沌模型进行了深入分析,通过绘制该混沌模型相图、Ly-apunov指数谱图和分岔图等,对其动力学特性进行仿真分析。借助拓扑马蹄引理严格判定其混沌吸引子存在,用Housetool找出该PMSM混沌模型在Poincaré截面映射下的马蹄。此外,还给出该模型的现场可编程门阵列FPGA(field programmable gate array)设计与实现,为其在实际中的应用提供一定的理论基础和技术支持。

PCI总线接口控制器的FPGA设计

研究有限状态机与PCI总线接口控制器的设计问题.在分析PCI总线接口控制器基本功能的基础上,给出其顶层设计.根据PCI总线操作时序,提出了从设备接口控制器的有限状态机模型.同时结合AlteraFLEX10K的FPGA器件,采用Verilog硬件描述语言,描述该总线控制器的基本操作,并完成功能仿真与综合,实现了PCI总线控制器的FPGA设计,说明该有限状态机具有结构清晰、易于维护的特点.

一种用于加速FPGA设计空间探索的电路特性驱动半监督建模方法

该文提出一种电路特性驱动的半监督建模方法来探索FPGA架构设计空间。通过加入电路特性作为输入来构建一个通用的FPGA性能模型,该方法能够精确预测指定电路在特定FPGA架构上实现的性能。实验结果显示该方法在预测电路在FPGA上实现的面积时,平均相对误差达到6.25%;预测延时时,平均相对误差可达4.23%,具有与半监督模型树(Semi-supervised Model Tree,SMT)方法可比的预测精度。同时,该文方法加速了FPGA性能建模过程,与SMT方法比较,在6核Intel服务器平台Intel Xeon E7-4807上,探索具有百万架构的FPGA设计空间时,该文方法可将时间成本由500 h降低为250 h。

从Simulink模型自动生成VHDL代码——基于DSP Builder的FPGA设计流程

介绍了基于 Altera提供的 DSP Builder开发工具从 Simulink模型自动生成 VHDL 代码的一种新的 F PGA设计流程 ,并基于此流程实现了一个 7阶 F IR数字低通滤波器。

电路交换域数据采集系统的FPGA设计

随着大数据应用的发展,从电路交换域获取数据也是丰富海量数据库的一个重要途径。为了提高电路交换域数据采集的效率,丰富采集手段,结合电路交换域数据通信的特点以及数据组包的要求,提出了一种基于FPGA实现电路交换域数据采集的设计方案,给出了FPGA的数据采集模型,并对该模型的组成模块进行了详细阐述,实现了数据从电路交换域到分组交换域的自动转换。测试结果表明,该数据采集系统丰富了时分复用线路数据采集的效率,实现了预期的功能。

基于状态机和流水线技术的3DES加密算法及其FPGA设计

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片StratixEP1S25F780C5中。

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步,数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计。VerilogHDL作为一种流行的硬件描述语言,在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用VerilogHDL进行FPGA设计和优化的一些实用方法,最后还介绍了IP核复用技术在FPGA设计中的应用。

一种数字音频广播系统的正交频分复用调制符号生成器的FPGA设计

介绍了基于数字音频广播系统的正交频分复用调制符号的生成原理和参数要求,采用改进的基二蝶形单元结构和改进的地址生成单元,在FPGA上利用较少的硬件资源完成了一种对768个子载波模式的调制符号生成系统的硬件设计.该设计具有可配置性、相对较少硬件资源、较高精度的特点,最终采用Altera公司的StratixⅡ系列FPGA来综合实现,经验证功能正确,精度较高,最高工作频率为88.79MHz,占用逻辑单元数仅6553个.

基于FPGA设计的电视信号检测方法与实现

文章提出了利用信号时序检测方法监测电视信号的播出中断和非法干扰,采用FPGA设计实现对32路电视同步信号的实时检测,并依此设计出一个电视信号自动监测与报警系统;系统使用Verilog HDL语言进行硬件电路描述,使用Xilinx ISE9.1软件和ModelSim6.2仿真工具对FPGA设计进行配置和仿真,给出了硬件模块设计和部分软件代码;实验结果表明,系统达到了实用要求。

JPEG2000中嵌入式块编码的FPGA设计

为了使JPEG2000能应用到便携产品中,采用了高效存储结构的硬件实现方案,并设计了相应的寄存器组和控制逻辑。仿真结果表明所设计的块编码器能够在0.256s内完成对一幅512×512的灰度图像的编码。

扩散炉温度自动控制系统中的FPGA设计

扩散炉温度自动监控系统是对双管扩散炉温控部分进行改造,以提高炉温精度,从而提高生产线的成品率,降低系统能耗。通过对Actel公司的Fusion系列器件FPGA编程实现系统的硬件控制。用C语言对Actel FPGA内置的8051软核编程实现系统的软件控制。整个监控系统完成数据采集、控制算法和ZigBee无线传输等功能。测试表明,采用Fusion FPGA设计,可以同时完成多路温度控制,整个系统的控制精度也有进一步的提高。

FPGA设计中竞争冒险问题的研究

以现场可编程门阵列(以下简称FPGA)在设计中由于其内部构成,容易引起竞争问题。以我们在实验教学中的应用与实践为主线,详细介绍了消除竞争冒险的各种方法。

直扩信号数字载波环的FPGA设计与实现

在DSSS(直接序列扩频)系统中,载波同步是关键技术之一,其同步时间及精度在一定程度上直接影响着整个系统性能的优劣。结合一个具体的工程实例,以FPGA为设计平台,对BPSK调制方式的DSSS信号Costas环载波恢复电路进行了设计,详细阐述了全数字化Costas环路各部件的参数设计方法。最后给出了实现后的仿真测试数据,仿真结果表明,该Costas环路具有十分优良的性能(输入信噪比为0dB时,环路锁定后相位抖动小于5度)。

MATLAB在FPGA设计中的应用

在FPGA(现场可编程门阵列)设计过程中,由于设计环境只能显示测试数据的时域波形,无法显示数据的频谱等其他特征,从而为程序的设计及调试带来困难。文中提出了利用文本文件传递数据,用MATLAB软件对FPGA测试数据进行分析的方法。实例分析表明,该方法简单有效,可为FPGA设计带来极大的方便。

关于复杂FPGA设计的一些技巧

随着社会的发展,FPGA的应用将越来越广泛,其设计也必然将越来越复杂。作为设计人员来说,在今后的工作中会遇到更多的问题,从这个角度出发,提出了一些在设计中的技巧,最后给出了一个例子说明如何在实际中做到这点。

直扩导航系统中数字科思塔斯环的FPGA设计与实现

引言 扩频接收机载波的同步包括捕获和跟踪两个过程，载波捕获即多普勒频移的粗略估计通常包含在伪码同步过程中，而精确的载波相位及多普勒频移则通过FLL（锁频环）和PLL（锁相环）跟踪来实现。锁频环直接跟踪载波频率，而锁相环则直接对载波相位进行跟踪。锁相环具有较高的跟踪精度，但对通信链路干扰的容忍能力差，特别是受载体动态引入的多普勒频移影响较大；而锁频环具有较好的动态性能，但跟踪精度较低。

ATM信元信头并行CRC生成与校验的FPGA设计

ATM信元交换系统一般采用CRC循环冗余校验编码来保护信元的信头。文章介绍了并行CRC生成的基本方法;研究了并行CRC纠正单比特错误的实现原理;设计了ATM信元信头并行CRC生成与校验的FPGA模块;特定芯片的实现结果表明,CRC生成模块与校验模块的数据吞吐量分别超过1 .6Gbit/s和80 0Mbit/s。