期刊文献+
共找到99篇文章
< 1 2 5 >
每页显示 20 50 100
Synthesis of Nonlinear Control of Switching Topologies of Buck-Boost Converter Using Fuzzy Logic on Field Programmable Gate Array (FPGA) 被引量:1
1
作者 Johnson A. Asumadu Vaidhyanathan Jagannathan Arkhom Chachavalnanont 《Journal of Intelligent Learning Systems and Applications》 2010年第1期36-42,共7页
An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the conv... An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the converter was mapped into a look-up table that was synthesized into a set of Boolean equations. A VLSI chip–a field programmable gate array (FPGA) was used to implement the Boolean equations. Features include the size of RAM chip independent of number of rules in the knowledge base, on-chip fuzzification and defuzzification, faster response with speeds over giga fuzzy logic inferences per sec (FLIPS), and an inexpensive VLSI chip. The key application areas are: 1) on-chip integrated controllers;and 2) on-chip co-integration for entire system of sensors, circuits, controllers, and detectors for building complete instrument systems. 展开更多
关键词 Multi-Fuzzy logic Controller (MFLC) field programmable Gate Array (fpga) BUCK-BOOST Converter BOOLEAN Look-Up TABLE CO-INTEGRATION
下载PDF
Topological horseshoe analysis and field-programmable gate array implementation of a fractional-order four-wing chaotic attractor 被引量:1
2
作者 董恩增 王震 +2 位作者 于晓 陈增强 王增会 《Chinese Physics B》 SCIE EI CAS CSCD 2018年第1期300-306,共7页
We present a fractional-order three-dimensional chaotic system, which can generate four-wing chaotic attractor. Dy- namics of the fractional-order system is investigated by numerical simulations. To rigorously verify ... We present a fractional-order three-dimensional chaotic system, which can generate four-wing chaotic attractor. Dy- namics of the fractional-order system is investigated by numerical simulations. To rigorously verify the chaos properties of this system, the existence of horseshoe in the four-wing attractor is presented. Firstly, a Poincar6 section is selected properly, and a first-return Poincar6 map is established. Then, a one-dimensional tensile horseshoe is discovered, which verifies the chaos existence of the system in mathematical view. Finally, the fractional-order chaotic attractor is imple- mented physically with a field-programmable gate array (FPGA) chip, which is useful in further engineering applications of information encryption and secure communications. 展开更多
关键词 fractional-order chaotic system Poincar6 map topological horseshoe field-programmable gatearray (fpga
下载PDF
Design and verification of an FPGA programmable logic element based on Sense-Switch pFLASH
3
作者 Zhengzhou CAO Guozhu LIU +2 位作者 Yanfei ZHANG Yueer SHAN Yuting XU 《Frontiers of Information Technology & Electronic Engineering》 SCIE EI CSCD 2024年第4期485-499,共15页
This paper proposes a kind of programmable logic element(PLE)based on Sense-Switch pFLASH technology.By programming Sense-Switch pFLASH,all three-bit look-up table(LUT3)functions,partial four-bit look-up table(LUT4)fu... This paper proposes a kind of programmable logic element(PLE)based on Sense-Switch pFLASH technology.By programming Sense-Switch pFLASH,all three-bit look-up table(LUT3)functions,partial four-bit look-up table(LUT4)functions,latch functions,and d flip flop(DFF)with enable and reset functions can be realized.Because PLE uses a choice of operational logic(COOL)approach for the operation of logic functions,it allows any logic circuit to be implemented at any ratio of combinatorial logic to register.This intrinsic property makes it close to the basic application specific integrated circuit(ASIC)cell in terms of fine granularity,thus allowing ASIC-like cell-based mappers to apply all their optimization potential.By measuring Sense-Switch pFLASH and PLE circuits,the results show that the“on”state driving current of the Sense-Switch pFLASH is about 245.52μA,and that the“off”state leakage current is about 0.1 pA.The programmable function of PLE works normally.The delay of the typical combinatorial logic operation AND3 is 0.69 ns,and the delay of the sequential logic operation DFF is 0.65 ns,both of which meet the requirements of the design technical index. 展开更多
关键词 field programmable gate array(fpga) programmable logic element(PLE) Boolean logic operation Look-up table Sense-Switch pFLASH Threshold voltage
原文传递
FPGA器件设计技术发展综述 被引量:220
4
作者 杨海钢 孙嘉斌 王慰 《电子与信息学报》 EI CSCD 北大核心 2010年第3期714-727,共14页
现场可编程门阵列(Field Programmable Gate Array,FPGA)作为一种可编程逻辑器件,在短短二十多年里从电子设计的外围器件逐渐演变为数字系统的核心,在计算机硬件、通信、航空航天和汽车电子等诸多领域有着广泛的应用。伴随着半导体工艺... 现场可编程门阵列(Field Programmable Gate Array,FPGA)作为一种可编程逻辑器件,在短短二十多年里从电子设计的外围器件逐渐演变为数字系统的核心,在计算机硬件、通信、航空航天和汽车电子等诸多领域有着广泛的应用。伴随着半导体工艺技术的进步,FPGA器件的设计技术取得了飞跃性突破。该文在回顾FPGA发展历史的同时,对目前主流FPGA器件的前沿技术进行总结,并对新一代FPGA的发展前景进行展望。 展开更多
关键词 现场可编程门阵列(fpga) VLSI 可编程器件 CMOS
下载PDF
采用FPGA控制的IGBT串联高压调制器的研制 被引量:17
5
作者 陈文光 饶军 +1 位作者 饶益花 王明伟 《高电压技术》 EI CAS CSCD 北大核心 2010年第11期2827-2832,共6页
高压调制器在脉冲功率技术中有很重要的作用,而IGBT串联是固态调制器技术发展的趋势。电路分布参数及各单元电路参数的差别制约可靠性,严重时将造成IGBT在开通、关断过程中集射极间的电压超过额定值而遭损坏。为此,在新的RCD动态均压电... 高压调制器在脉冲功率技术中有很重要的作用,而IGBT串联是固态调制器技术发展的趋势。电路分布参数及各单元电路参数的差别制约可靠性,严重时将造成IGBT在开通、关断过程中集射极间的电压超过额定值而遭损坏。为此,在新的RCD动态均压电路的基础上,利用FPGA和VHDL设计了IGBT驱动信号分配电路,实现了串联IGBT各单元精确延时开通与关断控制、逻辑综合保护,并结合驱动电路完成了缺电、过流、过压保护等。工程上结合中国环流二号装置NBI抑制极电源要求,设计了12 kV/20 A的调制器。实验结果表明,该方法是一种有效的主动式动态均压方法,能为更高电压、电流等级的固态调制器设计提供好的参考与工程应用基础。 展开更多
关键词 高电压 调制器 IGBT串联 动态均压 现场可编程逻辑器件 现场可编程门阵列(fpga)
下载PDF
多通道并行TD-LTE小区搜索架构设计与FPGA实现 被引量:7
6
作者 蒋青 卢伟 +1 位作者 江宇航 魏珊 《重庆邮电大学学报(自然科学版)》 CSCD 北大核心 2017年第4期433-440,共8页
移动终端通过小区搜索完成与网络的接入工作。为了更快地完成时分长期演进(time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,... 移动终端通过小区搜索完成与网络的接入工作。为了更快地完成时分长期演进(time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的多通道并行小区搜索架构。主要工作集中在小区搜索整体方案设计和FPGA硬件实现上,在算法上对整个小区搜索算法架构进行了改进,同时根据硬件需求,利用以时钟换取速度的思想对FPGA硬件实现架构进行了优化。采用多通道并行高速乘法器进行序列相关检测和动态门限配置的方法,大大缩短了TD-LTE小区搜索的处理时间。并以Altera的EP4SGX230KF40C2芯片作为硬件平台进行了Modelsim功能仿真、板级验证等工作。实验结果表明,该设计方案的处理速度和数据精度均满足TD-LTE系统测试要求,性能远优于传统的DSP架构模式,可以应用到实际工程中。 展开更多
关键词 时分长期演进(TD-LTE)系统 小区搜索 多通道 并行 现场可编程门阵列(fpga)实现
下载PDF
CPLD/FPGA的发展与应用之比较 被引量:13
7
作者 徐伟业 江冰 虞湘宾 《现代电子技术》 2007年第2期4-7,共4页
可编程逻辑器件(Programmable Logic Device,PLD)是一种可由用户对其进行编程的大规模通用集成电路[1]。从PLD的发展历程着眼,主要对PLD的2个发展分支———复杂可编程逻辑器件和现场可编程门阵列的基本结构、功能优势和应用场合进行了... 可编程逻辑器件(Programmable Logic Device,PLD)是一种可由用户对其进行编程的大规模通用集成电路[1]。从PLD的发展历程着眼,主要对PLD的2个发展分支———复杂可编程逻辑器件和现场可编程门阵列的基本结构、功能优势和应用场合进行了较详尽的分析和比较;并从结构和定义上指出二者的区别,同时根据不同技术要求和设计环境指出了相应的CPLD和FPGA的选择方法,最后给出了PLD最新研究热点和未来的发展趋势。 展开更多
关键词 可编程逻辑器件(PLD) 复杂可编程逻辑器件(CPLD) 现场可编程门阵列(fpga) 可编程片上系统(SOPC)
下载PDF
FPGA被动并行配置控制器的研究与实现 被引量:5
8
作者 葛飞 何辅云 夏玉宝 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2008年第4期531-533,共3页
为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法。由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题。该文给出了具体的硬件电路和软件模块的... 为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法。由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题。该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性。 展开更多
关键词 现场可编程门阵列 复杂可编程逻辑器件 配置
下载PDF
FPGA测试技术及ATE实现 被引量:10
9
作者 龙祖利 王子云 《计算机工程与应用》 CSCD 北大核心 2011年第6期65-67,共3页
随着FPGA的规模和复杂性的增加,测试显得尤为重要。介绍了SRAM型FPGA的结构概况及FPGA的测试方法,以Xilinx公司的spartan3系列芯片为例,利用检测可编程逻辑资源的多逻辑单元(CLB)混合故障的测试方法,阐述了如何在自动测试系统(ATE)上实... 随着FPGA的规模和复杂性的增加,测试显得尤为重要。介绍了SRAM型FPGA的结构概况及FPGA的测试方法,以Xilinx公司的spartan3系列芯片为例,利用检测可编程逻辑资源的多逻辑单元(CLB)混合故障的测试方法,阐述了如何在自动测试系统(ATE)上实现FPGA的在线配置以及功能和参数测试,为FPGA面向应用的测试提供了一种可行的方法。 展开更多
关键词 现场可编程门阵列(fpga) 多逻辑单元(CLB) 测试 自动测试系统
下载PDF
基于BIST方法的新型FPGA芯片CLB功能测试方法 被引量:5
10
作者 石超 王健 来金梅 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2017年第4期488-494,共7页
新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所... 新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所需配置较多,而位流回读较为缓慢,限制了定位速度.BIST测试法通过直接检测CLB的输出来发现故障,所需配置数量少于ILA级联法,但需要将测试激励传递到所有BUT导致端口负载大,布线存在困难.本文提出了一种将ORA中闲置资源配置为锁存器链,以便传递测试激励的方法.该方法降低了端口负载.同时利用剩余的逻辑资源建立扫描链,大幅加快了故障定位速度.在Xilinx 7系列FPGA上的实验结果表明,与其他文献所用测试方案比较,测试所需配置次数由30次降低到26次,故障定位所需时间在2.4MHz时钟驱动下可达61.35ns. 展开更多
关键词 现场可编程门阵列 可编程逻辑块 功能测试 内建自测试
下载PDF
基于FPGA的选择呼叫信号源设计 被引量:3
11
作者 周德新 杨代文 +1 位作者 王凯 樊智勇 《自动化仪表》 CAS 北大核心 2009年第5期68-70,共3页
基于FPGA的选择呼叫信号源主要应用于机载音频管理系统的地面测试设备中,具有飞机地面测定设备的选择呼叫功能。该信号源采用模块化的设计方法将选择呼叫代码的解码、DDS技术以及对选择呼叫信号发送时序的控制集成于一块FPGA芯片中,应... 基于FPGA的选择呼叫信号源主要应用于机载音频管理系统的地面测试设备中,具有飞机地面测定设备的选择呼叫功能。该信号源采用模块化的设计方法将选择呼叫代码的解码、DDS技术以及对选择呼叫信号发送时序的控制集成于一块FPGA芯片中,应用单片机控制USB模块识别/接收虚拟控制面板发送的数据。在机载电子设备自动测试过程中,可以根据需要精确稳定地产生选择呼叫音频信号,提高自动测试系统的可靠性。 展开更多
关键词 选择呼叫信号 现场可编程逻辑门阵列 USB 直接数字合成器 虚拟仪器
下载PDF
基于DSP-FPGA的通用数字控制器硬件设计 被引量:3
12
作者 王首礼 袁媛 于波 《电气传动》 北大核心 2011年第3期51-54,共4页
为了使通用数字控制器的硬件电路与软件程序标准化和模块化,提高数字控制器的实时性、稳定性、抗干扰性,介绍了一种基于DSP+FPGA系统架构的通用数字控制器硬件设计,对控制器及主CPU板的设计方案、主CPU板上的电源管理电路、数字信号处理... 为了使通用数字控制器的硬件电路与软件程序标准化和模块化,提高数字控制器的实时性、稳定性、抗干扰性,介绍了一种基于DSP+FPGA系统架构的通用数字控制器硬件设计,对控制器及主CPU板的设计方案、主CPU板上的电源管理电路、数字信号处理器DSP及其外围设计、现场可编程门阵列FPGA的配置电路、总线驱动电路作了详细说明。实际应用验证了该数字控制器硬件设计的正确性和可靠性。 展开更多
关键词 通用数字控制器 数字信号处理器 现场可编程门阵列 电源管理 总线
下载PDF
高频感应加热全数字锁相环的分析与FPGA实现 被引量:5
13
作者 马莽原 石新春 +2 位作者 付超 王慧 孟建辉 《电气传动》 北大核心 2019年第1期39-41,52,共4页
全数字锁相环存在非线性部件,传递函数难以表达。通过Z域分析法选择合适的参数,分析了触发器型全数字锁相环的工作原理,得出Z域闭环传递函数,并以此研究了锁相环的全局稳定性和稳态误差,提出了各参数的约束条件。采用Xilinx ISim仿真与F... 全数字锁相环存在非线性部件,传递函数难以表达。通过Z域分析法选择合适的参数,分析了触发器型全数字锁相环的工作原理,得出Z域闭环传递函数,并以此研究了锁相环的全局稳定性和稳态误差,提出了各参数的约束条件。采用Xilinx ISim仿真与FPGA逻辑器件验证相结合的方法实现了一种单相全数字锁相环,并给出实验结果。结果表明,该锁相环具有锁相范围宽、动态响应快和稳态误差小的特点,具有一定的应用价值。 展开更多
关键词 高频感应加热 全数字锁相环 现场可编程门列阵逻辑器件 Z域分析
下载PDF
嵌入式GPS接收机系统的FPGA配置方法研究 被引量:3
14
作者 王尔申 张淑芳 胡青 《计算机工程与应用》 CSCD 北大核心 2009年第4期86-88,129,共4页
给出了嵌入式GPS接收机系统的整体设计,重点研究了系统中FPGA的不同配置方法,提出了利用CPLD和Platform Flash、SPI Flash、Intel NOR Flash实现对FPGA进行不同配置的方法,详细分析了每种配置方法的特点,给出具体的硬件电路设计,并重点... 给出了嵌入式GPS接收机系统的整体设计,重点研究了系统中FPGA的不同配置方法,提出了利用CPLD和Platform Flash、SPI Flash、Intel NOR Flash实现对FPGA进行不同配置的方法,详细分析了每种配置方法的特点,给出具体的硬件电路设计,并重点研究了利用Intel NOR Flash进行BPI配置的流程以及配置时应注意的问题。这些配置方式在研究的嵌入式GPS接收机系统中得到了成功的应用,而且也适用于其他的类似系统。 展开更多
关键词 全球定位系统 现场可编程门阵列 BPI配置 复杂可编程逻辑器件 FLASH
下载PDF
基于FPGA的Web服务定时系统设计与实现 被引量:1
15
作者 邵磊 倪明 王强 《计算机工程》 CAS CSCD 北大核心 2011年第21期222-224,共3页
根据现代高速网络及高Web服务性能的应用需求,提出一种基于现场可编程门阵列的Web服务器定时系统,实现定时服务模块及子模块的设计与验证。给出其与嵌入式RAM等其他硬件实现的对比和分析。该系统的时钟频率达125 MHz,可实现10万个客户... 根据现代高速网络及高Web服务性能的应用需求,提出一种基于现场可编程门阵列的Web服务器定时系统,实现定时服务模块及子模块的设计与验证。给出其与嵌入式RAM等其他硬件实现的对比和分析。该系统的时钟频率达125 MHz,可实现10万个客户端连接数的毫秒级定时服务设计要求,并移植到专用Web服务器的ASIC中。 展开更多
关键词 现场可编程门阵列 WEB服务器 定时服务 TCP/IP协议
下载PDF
基于FPGA硬件实现的谐波检测方法 被引量:3
16
作者 范必双 王英健 王玉凤 《计算机仿真》 CSCD 2008年第4期235-240,共6页
针对现有系统对谐波检测实时性差和精度低的问题,介绍一种基于傅立叶变换和FPGA硬件实现的谐波检测方法。分析了谐波检测中影响测量精度的关键因素,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差。基-4FFT处理器的硬件... 针对现有系统对谐波检测实时性差和精度低的问题,介绍一种基于傅立叶变换和FPGA硬件实现的谐波检测方法。分析了谐波检测中影响测量精度的关键因素,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差。基-4FFT处理器的硬件设计采用全并行的乘法运算单元结构和并行的存储分配方法,最大限度地提高谐波检测的速度。数字锁相环和基-4FFT算法用VHDL语言设计实现,并用MAX+plusⅡ软件进行仿真,仿真结果表明,所设计的数字锁相环可以很好地跟踪被测信号,在180ms时,误差仅为0.01Hz,很好地消除了非同步采样所引起的测量误差;采用所设计的基-4FFT运算器对给定的谐波数据进行运算,得到的谐波幅值和相位误差小于0.05%,运算时间仅为8μs。 展开更多
关键词 谐波检测 现场可编程逻辑器件 数字锁相环 快速傅立叶变换
下载PDF
用于反熔丝FPGA的内建测试电路 被引量:2
17
作者 马金龙 卢礼兵 《半导体技术》 CAS CSCD 北大核心 2016年第2期153-158,共6页
由于反熔丝器件的一次可编程特性,反熔丝现场可编程门阵列(FPGA)在生产阶段很难完成对电路的功能测试验证。针对反熔丝FPGA典型的结构及其内部可编程逻辑模块(PLM)结构,分析了在编程前对PLM进行全功能测试的方法。设计了内建测试电路结... 由于反熔丝器件的一次可编程特性,反熔丝现场可编程门阵列(FPGA)在生产阶段很难完成对电路的功能测试验证。针对反熔丝FPGA典型的结构及其内部可编程逻辑模块(PLM)结构,分析了在编程前对PLM进行全功能测试的方法。设计了内建测试电路结构,用于内部PLM逻辑功能的测试。给出了内建测试电路的寻址寄存器、赋值寄存器以及检测电路的结构设计,电路在1.0μm双层多晶双层金属(2P2M)氧化层-氮化物-氧化层(ONO)反熔丝工艺上成功流片。测试结果表明,电路设计正确,解决了在芯片编程前完成基于反熔丝的一次可编程FPGA的内部PLM逻辑功能测试的难题,为后期研究反熔丝电路奠定了基础。 展开更多
关键词 反熔丝 现场可编程门阵列(fpga) 可编程逻辑模块(PLM) 一次可编程器件 内建测试电路
下载PDF
基于FPGA的便携式逻辑分析仪设计 被引量:6
18
作者 王庆春 何晓燕 《电子测量技术》 2012年第10期80-83,共4页
以设计的便携式逻辑分析仪是以FPGA芯片作为数据处理和系统控制核心,使用FPGA片内双口RAM进行数据存储、有限状态机实现触发控制和显示驱动,再用LCD12864液晶模块完成终端的输出图形显示。在DE0-Nano FPGA(Altera Cyclone IV)开发板上... 以设计的便携式逻辑分析仪是以FPGA芯片作为数据处理和系统控制核心,使用FPGA片内双口RAM进行数据存储、有限状态机实现触发控制和显示驱动,再用LCD12864液晶模块完成终端的输出图形显示。在DE0-Nano FPGA(Altera Cyclone IV)开发板上的测试结果表明,所设计的低成本便携式逻辑分析仪可以实现8通道逻辑组合触发或4级序列触发的工作模式,也具有8级采样率预置调节和被测信号频率直接读出的功能。 展开更多
关键词 fpga 逻辑分析仪 液晶显示屏 有限状态机
下载PDF
基于FPGA技术的变频调速系统设计 被引量:1
19
作者 黄鹤松 毕京鹏 +1 位作者 陈电星 薛琳 《电气传动》 北大核心 2011年第2期15-18,27,共5页
在基于异步电动机稳态模型的基础上,应用电压空间矢量PWM技术,并以FPGA作为核心控制元件实现变频调速。在分析电压空间矢量与磁链矢量关系的基础上,以在电动机空间形成圆形旋转磁场为依据,得出矢量合成公式,通过编写运算模块生成输出波... 在基于异步电动机稳态模型的基础上,应用电压空间矢量PWM技术,并以FPGA作为核心控制元件实现变频调速。在分析电压空间矢量与磁链矢量关系的基础上,以在电动机空间形成圆形旋转磁场为依据,得出矢量合成公式,通过编写运算模块生成输出波形。采用FPGA进行设计可简化系统的硬件结构,降低成本,并显著提高系统的处理能力。 展开更多
关键词 异步电动机 空间电压矢量脉宽调制 变频调速 可编程逻辑门阵列
下载PDF
改进的Turbo码算法的FPGA实现 被引量:4
20
作者 赵雅兴 张宁 《信号处理》 CSCD 2002年第3期237-240,共4页
本文提出一种使用FPGA实现改进的Turbo码算法的方法。在选用改进的最优周期交织序列的交织器和SISO(软输入软输出)译码器的Max-Log-MAP译码算法的硬件实现过程中,采用“自上而下” 和“自下而上”相结合的设计... 本文提出一种使用FPGA实现改进的Turbo码算法的方法。在选用改进的最优周期交织序列的交织器和SISO(软输入软输出)译码器的Max-Log-MAP译码算法的硬件实现过程中,采用“自上而下” 和“自下而上”相结合的设计方法。在采用并行算法的同时巧妙地改变前向矢量的计算顺序,减少了占用的硬件资源。整个设计在MAX+PLUSⅡ软件环境下仿真的结果表明,本设计实现的改进的Turbo码编码/译码器具有良好的误码性能和较高的实用价值。 展开更多
关键词 TURBO码 算法 fpga 迭代系统卷积码 信源编码
下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部