两种流水折叠分级式ADC及其结构比较

本文利用模拟余量和模拟余差研制出两种流水折叠分级式ADC,提出了两种电路改进结构——有余差转换和无余差转换,并通过动态性能的测试来对比分析两结构的优缺点.无余差转换的ADC+和由其复合构成的ADC的测试表明,性能分别达到2bits@40MSPS ADC+和2+8bits@40MSPS ADC.对于实际制作的ADC电路,具体给出了结构图以及动态性能测试图.

一种用于16位Σ-Δ A/D转换器的跨导放大器

介绍了一种采用0.5μm CMOS工艺的轨到轨输入共栅共源带输出阻抗增强结构的跨导放大器电路。该放大器用在一个8倍过采样率,输出速率500 kps的16位二阶Σ-Δ加流水线型结构的A/D转换器中,位于Σ-Δ环路的第一级,完成过采样、相减求差和残差放大的功能,是整个A/D转换器的重要模拟电路单元。在5 V电源电压下,该放大器的仿真结果为直流增益大于90dB,单位增益带宽大于100 MHz,相位裕度大于75°。

一种40 MSPS 10位流水折叠分级式A/D转换器

探讨和研究基于流水线(Pipelined)技术的折叠分级式A/D转换器(ADC),理论分析了它的原理和一般结构,给出了一个具体结构的ADC框图和具体的折叠电路,并得出了实际制作的ADC的测试图。该折叠分级式ADC的输入频率可达到1 MHz,2级折叠电路产生的高2位加上子ADC产生的8位,使A/D转换器可达到10位的分辨率,采样率最大为40 MSPS。

基于模拟余差的7位200MS／S分级折叠式A／D转换器

提出一种基于模拟余差的分级折叠式A/D转换器,对其原理和电路结构进行了分析,阐述了提高A/D转换器性能的关键问题。测试结果表明,设计的A/D转换器转换速率为200MS/s;在输入信号为6.0MHz时,信噪谐波比(SINAD)为45.1dB,有效位数(ENOB)为7.2位。给出了A/D转换器电路的具体结构,以及测试波形和动态性能参数测试结果。

一种低延迟折叠插值12位1.5 GS/s ADC

基于4级级联折叠插值架构,提出了一种12位ADC。电路采用0.18μm SiGe BiCMOS工艺设计。单核达到1.5 GS/s的转换速度,接口输出为2-lane LVDS,延迟时间小于7 ns。前端采样保持电路和折叠插值量化器采用纯双极设计,在不修调的情况下可达到12位量化精度。最后,给出版图设计要点和测试结果。

高速高精度A/D转换器结构浅析

全并行(闪烁型)A/D转换器和逐次逼近型A/D转换器不能同时达到很高的转换速度和分辨率。本文介绍了几种能同时实现高速高分辨率A/D转换的电路,并对二步式A/D转换器、分区式A/D转换器以及流水线型A/D转换器的基本原理、结构和误差作了一些分析。

一种应用于流水折叠式A/D转换器的失调抵消预放大器

根据流水折叠式A/D转换器的应用要求,设计了一种失调抵消预放大器.采用开关电容电路实现失调存储技术,以减小输入失调电压对转换精度的影响,并通过引入MOS电容实现回馈噪声中和技术.基于SMIC 0.18μm CMOS工艺,在1.8V电源电压、200MHz时钟频率下,对所设计的预放大器进行了功能验证和蒙特卡洛分析.其失调方差仅为3.24mV,功耗为362μW.测试了整个10位100MS/s A/D转换器,最大INL和DNL分别为1.6LSB和0.6LSB.在fin=32MHz,fs=100MHz时,测得SFDR为55dB.

SAD0820高速8位A／D转换器的设计与分析

ＳＡＤ０８２０高速８位Ａ／Ｄ转换器是一种具有跟踪／保持功能的８位高速微机兼容Ａ／Ｄ转换器，其转换时间为１．５ｕｓ，功耗为７５ｍＷ，用串并结构来实现Ａ／Ｄ转换器的高速。每４位ＡＤＣ分别由１５个比较器构成；单一电源工作，采用双层多晶硅ｐ阱ＣＭＯＳ工艺制作。

一种3+8位112 MSPS折叠分级式A/D转换器

探讨和研究了折叠分级式A/D转换器。反向恢复时间短和结电容小的二极管可以明显改善绝对值电路的高频特性,由此,设计实现了一个分辨率为3+8位,采样速率达112 MSPS的折叠分级式A/D转换器。给出了电路结构框图和多个具体的子模块电路图;并给出了具体的实验波形和动态性能测试数据。

一种8位高速折叠内插A/D转换器的设计

介绍了基于0.35μm BiCMOS工艺的8位高速A/D转换器,采用独特的折叠和内插结构,在大大降低成本、功耗的同时,既能保证超高转换速率,又能达到较高的静态和动态指标。在采样率1GS/s和模拟输入差分250mV(Vp-p)、484MHz条件下进行测试,SFDR高达56dB,SNR高达45.5dB;在3.3V电源电压下,功耗为800mW。

CMOS折叠-插值A/D转换器中气泡效应的研究

ＣＭＯＳ折叠－插值Ａ／Ｄ转换器是一种新颖的高速、低功耗转换器，文中在芯片设计的基础上分析了这种转换器的结构在视频应用时潜在的气泡效应及其压缩消除技术，设计了采用气泡升降法的压缩电路及芯片，取得了较好的压缩效果．气泡效应是高速Ａ／Ｄ中普遍存在的可靠性问题，文中同样为尽可能消除其它高速Ａ／Ｄ的气泡失效提供了适用的分析和对策．

10位100MHz CMOS流水线A/D转换器

介绍了一种10位100MS/s流水线A/D转换器的设计方法,采用增益提升技术,实现了增益为100dB和单位增益带宽为1.2 GHz的高性能跨导运算放大器。改进了系统的延时单元,能够准确地锁存输出信号,减少噪声的影响。仿真结果表明,整个系统的有效位数提高了0.5位。整个系统基于TSMC 0.18μm CMOS工艺进行仿真,结果表明,整个电路的各个工艺角在温度为-20℃~85℃下均能满足100 MHz采样率流水线A/D转换器的要求。

视频A/D转换器结构和折叠-插值技术的应用

讨论了已有的几种Ａ／Ｄ转换器结构原理及其特点，介绍了一种新研制的ＣＭＯＳ折叠－插值Ａ／Ｄ芯片结构的设计原理和性能特点。

CMOS折叠—插值A/D转换器中的气泡效应研究

ＣＭＯＳ折叠—插值Ａ／Ｄ转换器是一种新颖的高速低功耗转换器，但随着输入电压和采样频率的增加，其动态特性变差，误码率上升，产生所谓的“气泡”现象。文章分析了“气泡”的产生机理，给出了减小“气泡”效应的方法及实现途径。

一种低电压CMOS折叠-共源共栅跨导运算放大器的设计

设计了一种全差分折叠共源共栅跨导运算放大器,并将其应用于80MHz开关电容带通ΔΣA/D转换器中。该跨导运算放大器采用0.35μmCMOSN阱工艺实现,工作于2.5V电源电压。模拟结果表明,该电路的动态范围为80dB、直流增益63.4dB、单位增益带宽424MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5ns,而功耗仅为7.5mW。

高性能AB类折叠共源共栅CMOS放大器设计

设计了一种高性能AB类折叠共源共栅CMOS音频放大器。该放大器的输入级采用折叠共源共栅结构,可以优化输入共模范围,提高增益;输出级采用AB类推挽结构,实现了全摆幅输出。基于65nm/2.5VCMOS工艺,对整个电路进行Hspice仿真。结果表明,设计的放大器开环增益为140dB,电源抑制比为138dB,共模抑制比为117dB,总谐波失真为-113dB。该放大器已被应用于音频Σ-ΔA/D转换器的设计中。

7位80MS/s电流模式折叠分级式模数转换器

提出了一种基于电流模式的折叠分级式A/D转换器(ADC),分析了电路原理和结构,阐述了如何提高ADC的性能。测试表明,电路已达到相关性能指标。转换速率为80MS/s,在3.0MHz输入信号下的信噪失真比(SINAD)为44.4dB,有效位数(ENOB)为7.1位。给出了已实现ADC电路的结构、测试波形和动态性能测试结果。