GO-CFAR检测器在FPGA上的实现

提出了采用FPGA技术对雷达的视频信号进行GO-CFAR检测,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。以自行研制的雷达信号处理PCI卡为平台,详细介绍了GO-CFAR算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行恒虚警检测的优势,为雷达恒虚警检测的工程实现提出了一条新思路。

基于FPGA快速位同步的实现

介绍了传统的超前-滞后型数字锁相环提取位同步信号的原理,提出了一种改进的简单快速的位同步FPGA实现方法,该方法首先在输入码元出现的半周期内得到码元与位同步信号的相位差,在附加门、扣除门的有效时间内,该相位差控制附加、扣除脉冲的个数,使输入码元与位同步信号快速达到同步。阐述了实现方案和模块设计,并用VHDL语言编程实现,maxplusⅡ下编译、综合、仿真、下载到FPGA芯片。仿真及实验表明:位同步建立时间只需一个码元周期,位同步快速实现。

基于FPGA的64点FFT处理器设计

采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器。基-4蝶形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度。该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真。实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号。

基于FPGA的高速串行通信在电力推进控制系统中的应用

本文介绍了一种优化时钟差分曼彻斯特编码的编码方法,并分析了其在高速串行通信中的实际应用价值。通过V H D L编程实现上述方法的编码、解码功能,完成了在Q u a r t u s I I环境下的仿真验证。通过在F P G A硬件设备上的实际测试,验证了其可行性和可靠性。通过对多种现有串行通信协议的研究,并在借鉴I E C 6 0 0 4 4-8通信规约的基础上提出了一种自定义协议。协议在编码效率和编程复杂度方面得到一定的平衡。通过与传统串行通信方式比较并结合电力推进控制系统的现状和性能需求,分析了其在电力推进控制系统中应用的可行性,并完成了实验验证。

甚短距离光传输中保护和错误检测通道的实现

简要介绍了甚短距离VSR4-01.0光传输系统,通过实现保护通道和错误检测通道的功能,以确保光纤数据传输的正确性.采用VerilogHDL语言设计保护通道和错误检测通道,并进行了仿真.选用Altera公司的MercuryEP1M350F780C5FPGA芯片进行了逻辑功能的仿真和验证.