基于GP2015的GPS射频前端电路ADS优化设计

根据"超外差"结构设计了一种以GP2015为核心的GPS射频前端接收电路,混频级数设计为3级,混频输出的中频信号进行多次优化滤波。首先利用ADS2008系统建模和行为级功能仿真验证系统可行性,其次选择合适的低噪声放大器对射频信号进行放大,提高了接收机的接收灵敏度,最后对PCB板的线宽进行阻抗匹配、电路制作及电路滤波优化。测试结果表明,该电路成功地实现了射频信号的下变频及接收,输出信号功率达到-3.3 dBm,镜像抑制能力达到37 dB。

基于ARM核的GPS接收机的设计

介绍了GPS接收机的原理以及一款GPS接收机的实际设计。该GPS接收机采用Zarlink公司生产的GP2015芯片作为接收机的射频前端,内嵌ARM7核的GP4020芯片作为接收机的数字基带处理器,并阐述了外围扩展电路及软件设计。该GPS接收机消除了以往处理器数据处理的瓶颈效应,体积小,功耗低。

高速GPS信号采集系统的设计与实现

传统GPS软件接收机的捕获和跟踪算法研究通常是在GPS仿真数据的基础上完成的,本文设计了以GP2015、FPGA和DSP为核心的高速GPS数据采集系统,实现了对真实GPS信号的采集。文中较为详细地阐述了数据采集系统的硬件部分和软件部分,并展示了利用实测数据得到的跟踪结果。实践证明,该数据采集系统是切实有效的,为各类型软件接收机的研制与实际应用提供了有效支撑。

基于ARM+FPGA的GPS接收机设计

针对GPS接收机在民用和军事领域的重要应用,设计了一种基于ARM+FPGA的GPS接收机。接收机的射频前端采用GP2015芯片,基带处理部分采用ARM9内核的AT91SAM9261芯片和Cyclone II系列的EP2C70F672I8芯片。同时阐述来接收机的软件设计,包括捕获引擎、跟踪引擎、解调电文,定位解算等。该接收机通过现场实验定位精度为6m(经度)/8m(纬度),动态性能达2000m/s,可以实现高动态导航定位,同时体积小,功耗低。

基于ARM7核的GPS接收机的设计

文章介绍了GPS接收机的原理以及一种新型GPS接收机的实际设计。该型GPS接收机采用Zarlink公司生产的GP2015芯片作为接收机的射频前端,内嵌ARM7核的GP4020芯片作为接收机的数字基带处理器。介绍了接收机外围扩展电路及软件设计。该型GPS接收机消除以往处理器数据处理的瓶颈效应,体积小、功耗低。

一种开放式GPS接收机研发平台的设计

本文介绍了一种GPS接收机研发平台的设计方案。由Zarlink公司的GP2015和GP2021芯片组成射频前端及相关器模块,用单片机对其控制并进行数据采集,把采集到的数据通过串口转发到PC机中进行数据分析和位置解算,并最终得到定位信息。本方案可以替代高端的GPS开发设备,结构简单、成本低廉、软硬件可利用资源丰富。充分利用本平台,可以很快设计出新的GPS产品。

全球定位系统信号接收机射频模块的设计

主要以研究GPS接收机为目的,以Zarlink公司的GP2015型电路为核心进行GPS射频前端设计,其中主要包括二级滤波器和晶体振荡器等外围电路的设计,其关键是计算滤波网络参数以匹配带宽要求及整个电路的布局。对后端的相关和定位解算进行了相应的介绍,整个模块在GPS接收机中相对独立,可以作为独立的部分来设计.

基于ARM9的GPS接收机设计

本文介绍了一种基于ARM9微处理器的GPS接收机的设计。该GPS接收系统采用Zarlink公司生产的专用芯片GP2015，配合外围电路作为接收机的超小型射频前端，应用GP2021芯片和S3C2410处理器作为接收机的数字基带处理器。