IEEE802.1AE中GCM的高速硬件实现

该文设计了一种适用于IEEE802.1AE协议的GCM高速硬件结构。GCM的核心模块包括AES和Ghash两部分。该文中Ghash模块采用了一种新型的并行乘加器,可以同时处理多组数据,而不需要预先确定等待处理的分组数据总数;为了支持密钥每个时钟周期不断变化,AES中密钥扩展模块采用了循环展开结构。该文采用二度并行的Ghash模块实现了GCM高速加密电路,使用Fujitsu 0.13μm 1.2V 1P8M CMOS工艺进行逻辑综合,得到吞吐率为97.9Gbps,面积为547k门,时钟频率达到764.5MHz。