四人抢答器实验电路的设计

分别采用与非门、D触发器、可控硅、接触器等元器件设计4种四人抢答器实验电路,实验表明4种方法均可以实现四人抢答功能,设计方法切实可行、成本较低、稳定可靠、适合推广应用.

基于现场可编程门阵列的多路同步技术研究

介绍了基于现场可编程门阵列(FPGA)的多路同步机的研制。该同步机以FPGA为核心,与集成电路、晶体管分立元件相结合,实现对输入脉冲触发转换、脉冲成形以及驱动输出,最终产生多路同步触发信号。经过实验验证与参数测试,技术指标达到了设计要求,证明基于FPGA设计的同步机具有较高的可靠性与工作稳定性。

合肥储存环注入脉冲电源电路触发可靠性改善研究

由合肥电子储存环注入系统输出数千安培电流脉冲的脉冲电源短路过载与同步关系不稳定现象，研究了该系统脉冲电源电路应满足的等时触发关系式和触发电路，认为脉冲电源原设计的触发电路缺少抑制强干扰的功能．还研究了前沿触发门闩电路对时钟脉冲的选通能力和干扰脉冲的抑制能力，认为前沿触发门闩电路在强干扰环境下，具有很强的抑制干扰作用．用前沿触发门闩电路改进合肥储存环注入系统脉冲电源取得了良好的效果．

住宅断线式报警呼叫器

本文主要针对住宅断线式八路防盗报警器和医院八路呼叫机的设计进行论述,该报警器可靠性高,操作方便,工作稳定可靠.这种报警器,呼叫机是实现安全防范的现场化设施。布控时只需将细漆包线安装于门窗、橱柜、贵重物品外包装、病人的床边等等。

一种实用的时间参数测量电路

文中对两种时间参数和数字化测量进行了探讨,并详细分析了核心电路的工作过程。

基于毛刺阻塞原理的低功耗双边沿触发器

当输入信号存在毛刺时,双边沿触发器的功耗通常会显著增大,为了有效降低功耗,提出一种基于毛刺阻塞原理的低功耗双边沿触发器。在该双边沿触发器中,采用了钟控CMOS技术C单元。一方面,C单元能有效阻塞输入信号存在的毛刺,防止触发器锁存错误的逻辑值。另一方面,钟控CMOS技术可以降低晶体管的充放电频率,进而降低电路功耗。相比其他现有双边沿触发器,该双边沿触发器在时钟边沿只翻转一次,大幅度减少了毛刺引起的节点冗余跳变,有效降低了功耗。与其他5种双边沿触发器相比,该双边沿触发器的总功耗平均降低了40.87%~72.60%,在有毛刺的情况下,总功耗平均降低了70.10%~70.29%,仅增加22.95%的平均面积开销和5.97%~6.81%的平均延迟开销。

报警呼叫器

主要针对住宅断线式八路防盗报警器和医院八路呼叫机的设计进行论述，呼叫机是实现安全防范的现场化设施。布控时只需将细漆包线安装于门窗、橱柜、贵重物品外包装、病人的床边等。

简易数字式相位测试

用数字电路中常用的RS触发器，门电路及555定时器。加上UA741运放作成比较器配接标准频率计，便可实现测量任何两周期信号的相位差。

数字电路实验布线原则与故障排除

数字电路的布线是整个电路的能否正常运作的前提和基础,布线过程一般有严格的科学测量和统一的实施规范,在数字电路出现故障时,也应重点从布线原则上考虑。正因为布线在整个电路设计运作中具有重要作用,所以工程人员应对布线工作各个环节给予充分重视。本研究从布线原则与故障排除两个方面,论述了需要注意的问题,并提出了解决办法。

低压ECL或与门双极型电路设计方法

在电路三要素(信号,网络和负载)理论的基础上提出双极型ECL元件级电路通用综合方法,并依此理论设计出一种新型低压ECL或与门电路。所设计的电路工作电压低,仅为1.8V,作为常规ECL门的补充类型,常可用于简化一般ECL电路结构,例如ECL双边沿D触发器。最后经计算机模拟证明理论与电路的正确性。

8K型电力机车的辅助变流器

本文介绍了8K型电力机车辅助变流器的特点、主电路元件参数及控制。在文中较为详细地叙述了GTO逆变器的调频调压方式和该系统有特点的脉冲分配电路以及逆变器的短路保护和过流保护原理。最后文章还介绍了该变流器在运行过程中曾暴露出的问题和改进措施。

由门电路组成的脉冲分配及驱动单元实用分析

介绍了西门子《MODULPAC-C》技术在梅钢公司热轧板厂的推钢机、抽钢机、轧机的压下及辊道电机的应用控制。该技术是当今世界最为先进的模拟控制系统之一。着重分析了由HTL集成门电路组成的脉冲分配及驱动单元，该单元具有体积小、功耗小、温漂小、性能稳定、工作可靠及高抗干扰能力的特点。并对由该元器件组成的脉冲分配和驱动电路及其各点波形进行了详细的分析。

4路抢答器的设计与研发

抢答器是一种应用非常广泛的设备,一般由门电路、触发器、译码器及电子元件组成。针对目前市场上4路抢答器价格较高、电路设计较复杂的状况,本文在STC89C52单片机基础上,通过搭建复位电路、显示电路和键盘扫描电路等模块,设计了一款4路抢答器。该设备与传统设备相比,精度高,准确性好,即使两次按键的时间非常短,也可以很容易判断出抢答的先后顺序,且电路简易,成本较低,表现出了很高的可靠性和稳定性。

高压抗噪声干扰MOS栅驱动电路的设计

设计了一种高压抗噪声干扰MOS栅驱动电路,能有效抑制开关转换过程中产生的dv/dt噪声,消除高压电路工作过程中可能出现的误触发,提高系统的稳定性和可靠性.采用共模反馈从而使电路结构简单,同时采用窄脉冲触发式控制降低了功耗.本电路可以集成在高压集成电路(HVIC)中.采用某公司高压600V0.5μm BCD工艺模型,通过Cadence仿真验证表明:本电路可有效滤除dv/dt噪声,被消除的dv/dt噪声最高可以达到60V/ns,同时被消除的失调噪声可以达到20%,保证了高压栅驱动电路稳定、可靠地工作.

基于线性“与或”门的超高速数字电路设计

利用线性“与或”门与高速ＥＣＬ开关电路设计了一种ＪＫ触发器电路，并讨论了应用线性“与或”门设计超高速数字电路的准则以及有关的组合和时序电路设计实例．