期刊文献+
共找到104篇文章
< 1 2 6 >
每页显示 20 50 100
基于信号传输理论的Glitch物理不可克隆函数电路设计 被引量:5
1
作者 张跃军 汪鹏君 +1 位作者 李刚 钱浩宇 《电子与信息学报》 EI CSCD 北大核心 2016年第9期2391-2396,共6页
通过对信号传输理论、竞争-冒险现象和物理不可克隆函数(Physical Unclonable Functions,PUF)电路的研究,论文提出一种基于信号传输理论的"毛刺"型物理不可克隆函数电路(Glitch Physical Unclonable Functions,Glitch-PUF)方... 通过对信号传输理论、竞争-冒险现象和物理不可克隆函数(Physical Unclonable Functions,PUF)电路的研究,论文提出一种基于信号传输理论的"毛刺"型物理不可克隆函数电路(Glitch Physical Unclonable Functions,Glitch-PUF)方案。该方案首先根据偏差延迟的信号传输理论,推导出获得稳定"毛刺"输出的电路级数;然后利用组合逻辑电路的传播延迟差异,结合"1"冒险和"0"冒险获得具有"毛刺"的输出波形,采用多级延迟采样电路实现Glitch-PUF的输出响应。由于"毛刺"信号具有显著的非线性特性,将其应用于PUF电路可有效解决模型攻击等问题。最后在TSMC 65 nm CMOS工艺下,设计128位数据输出的电路结构,Monte Carlo仿真结果表明Glitch-PUF电路具有良好的随机性。 展开更多
关键词 信息安全 物理不可克隆函数电路 信号传输理论 glitch型物理不可克隆函数
下载PDF
基于MLP算法的Glitch PUF机器学习攻击 被引量:1
2
作者 徐金甫 董永兴 李军伟 《电子技术应用》 2019年第12期62-66,共5页
随着攻击技术的不断进步,基于机器学习(Machine Learning,ML)、深度学习(Deep Learning,DL)等技术的建模攻击严重威胁了PUF的安全。针对Glitch PUF单元电路静态输出的缺陷,首次提出使用多层感知器(Multilayer Perceptron,MLP)算法对Glit... 随着攻击技术的不断进步,基于机器学习(Machine Learning,ML)、深度学习(Deep Learning,DL)等技术的建模攻击严重威胁了PUF的安全。针对Glitch PUF单元电路静态输出的缺陷,首次提出使用多层感知器(Multilayer Perceptron,MLP)算法对Glitch PUF进行机器学习,解决了Glitch PUF输出为非线性可分数据的问题,能够对Glitch PUF攻击并预测其输出。实验表明,对比于逻辑回归(Logistic Regression,LR)算法和随机森林(Random Forest,RF)二分类算法,提出的MLP算法显著降低了预测错误率。 展开更多
关键词 信息安全 glitch PUF 机器学习 建模攻击
下载PDF
基于延时控制的Glitch PUF电路设计 被引量:2
3
作者 董永兴 徐金甫 李军伟 《计算机应用与软件》 北大核心 2020年第11期311-315,333,共6页
Glitch PUF具有良好的非线性特性,可以很好地抵御建模攻击的威胁,保证信息安全。提出一种延时控制的Glitch PUF电路架构。利用延时调节模块控制不同路径的延时大小,T触发器利用产生毛刺数量的奇偶性判决响应比特,使用Monte Carlo仿真验... Glitch PUF具有良好的非线性特性,可以很好地抵御建模攻击的威胁,保证信息安全。提出一种延时控制的Glitch PUF电路架构。利用延时调节模块控制不同路径的延时大小,T触发器利用产生毛刺数量的奇偶性判决响应比特,使用Monte Carlo仿真验证所设计电路的性能。实验结果表明,所设计的Glitch PUF具有良好的唯一性和稳定性,且节约了资源。 展开更多
关键词 glitch PUF 延时控制 Monte Carlo仿真 信息安全
下载PDF
最新电压毛刺(Power Glitch)攻击与防御方法研究 被引量:5
4
作者 段晓毅 李莉 +1 位作者 武玉华 靳济芳 《计算机科学》 CSCD 北大核心 2011年第B10期428-431,共4页
电压毛刺(Power Glitch)攻击是通过快速改变输入到芯片的电压,使得芯片里的某些晶体管受到影响,引起一个或多个触发器进入错误状态,从而导致处理器会跳过或实施错误的操作,使芯片内隐藏的信息随着产生的错误而泄露出来。对电压毛刺攻击... 电压毛刺(Power Glitch)攻击是通过快速改变输入到芯片的电压,使得芯片里的某些晶体管受到影响,引起一个或多个触发器进入错误状态,从而导致处理器会跳过或实施错误的操作,使芯片内隐藏的信息随着产生的错误而泄露出来。对电压毛刺攻击与防御技术的最新进展情况进行了综述。在攻击方面,针对攻击目的的不同,详细介绍了RSA-CRT签名运算、RSA非CRT签名运算、对非易失存储器的攻击技术。防御技术分别介绍了电压毛刺检测电路和掩码,并分析了各种防御方案的优缺点。 展开更多
关键词 电压毛刺攻击 智能卡 硬件安全 RSA攻击 存储器攻击
下载PDF
一种分组密码S盒抗Glitch攻击的方案
5
作者 张帅伟 杨晓元 +1 位作者 钟卫东 杨海滨 《计算机工程与科学》 CSCD 北大核心 2016年第10期2058-2064,共7页
伴随着网络信息时代的飞速发展,各种电子产品应运而生,人们的生活变得越来越智能,越来越便捷,然而在便捷的背后却隐藏着重大的安全隐患。密码芯片是保障信息安全的重要手段之一,所以提高密码芯片的安全性迫在眉睫。以Stefan等人的针对... 伴随着网络信息时代的飞速发展,各种电子产品应运而生,人们的生活变得越来越智能,越来越便捷,然而在便捷的背后却隐藏着重大的安全隐患。密码芯片是保障信息安全的重要手段之一,所以提高密码芯片的安全性迫在眉睫。以Stefan等人的针对分组密码芯片S盒的Glitch攻击为模型背景,通过加入一组同步寄存器提出基于FPGA的一种针对分组密码S盒抗Glitch攻击的方案,并通过CMOS器件的属性和Altera公司在QuatusⅡ软件中嵌入的Signal Tap功能,从理论和仿真两方面分别验证了该方案不但能够大幅度减少Glitch的个数,还能够减少各级电路产生Glitch的相关性,从而降低了攻击的成功率,提高了分组密码S盒实现的安全性,为后续FPGA密码芯片的防护提供了依据。 展开更多
关键词 分组密码 S盒 glitch攻击 FPGA同步寄存器
下载PDF
CMOS集成电路中Glitch Power的分析方法研究
6
作者 吴凯 林争辉 《微电子学》 CAS CSCD 北大核心 2005年第2期121-124,共4页
 在集成电路中器件延迟数学模型的基础上,介绍了如何利用定时布尔函数和定时有序二值决策图对集成电路GlitchPower进行分析;借助CUDD软件包,构建了电路的Timed-OBDD表达形式,对一些典型的BenchMark进行了仿真。
关键词 CMOS集成电路 功耗估计 glitch Power定时布尔函数 定时有序二值决策图
下载PDF
The symmetry energy and incompressibility constrained by the observations of glitching pulsars
7
作者 Yan Yan 《Research in Astronomy and Astrophysics》 SCIE CAS CSCD 2019年第5期101-112,共12页
We investigate the masses of glitching pulsars in order to constrain their equation of state(EOS). The observations of glitches(sudden jumps in rotational frequency) may provide information on the interior physics of ... We investigate the masses of glitching pulsars in order to constrain their equation of state(EOS). The observations of glitches(sudden jumps in rotational frequency) may provide information on the interior physics of neutron stars. With the assumption that glitches are triggered by superfluid neutrons, the masses of glitching neutron stars can be estimated using observations of maximum glitches.Together with the observations of thermal emission from glitching pulsars Vela and J1709–4429, the slope of symmetry energy and incompressibility of nuclear matter at saturation density can be constrained.The slope of symmetry energy L should be larger than 67 MeV while the lower limit of incompressibility for symmetric nuclear matter K_0 is 215 MeV. We also obtain a relationship between L and K_0:6.173 MeV + 0.283 K_0≤ L ≤ 7.729 MeV + 0.291 K_0. The restricted EOSs are consistent with the observations of 2-solar-mass neutron stars and gravitational waves from a binary neutron star inspiral. 展开更多
关键词 NEUTRON stars:glitch NEUTRON stars:cooling NEUTRON stars:tidal DEFORMABILITY nuclear physics:symmetry ENERGY
下载PDF
Small glitches: the role of strange nuggets?
8
作者 Xiao-Yu Lai Ren-Xin Xu 《Research in Astronomy and Astrophysics》 SCIE CAS CSCD 2016年第3期91-98,共8页
Pulsar glitches, i.e. the sudden spin-ups of pulsars, have been detected for most known pulsars.The mechanism giving rise to this kind of phenomenon is uncertain, although a large data set has been built.In the framew... Pulsar glitches, i.e. the sudden spin-ups of pulsars, have been detected for most known pulsars.The mechanism giving rise to this kind of phenomenon is uncertain, although a large data set has been built.In the framework of the starquake model, based on Baym & Pines, the glitch sizes(the relative increases of spin-frequencies during glitches) △Ω/Ω depend on the released energies during glitches, with less released energies corresponding to smaller glitch sizes. On the other hand, as one of the dark matter candidates,our Galaxy might be filled with so called strange nuggets(SNs) which are relics from the early Universe.In this case collisions between pulsars and SNs are inevitable, and these collisions would lead to glitches when enough elastic energy has been accumulated during the spin-down process. The SN-triggered glitches could release less energy, because the accumulated elastic energy would be less than that in the scenario of glitches without SNs. Therefore, if a pulsar is hit frequently by SNs, it would tend to have more small glitches, whose values of ??/? are smaller than those in the standard starquake model(with larger amounts of released energy). Based on the assumption that in our Galaxy the distribution of SNs is similar to that of dark matter, as well as on the glitch data in the ATNF Pulsar Catalogue and Jodrell Bank glitch table, we find that in our Galaxy the incidences of small glitches exhibit tendencies consistent with the collision rates between pulsars and SNs. Further testing of this scenario is expected by detecting more small glitches(e.g.,by the Square Kilometre Array). 展开更多
关键词 pulsars -- glitches -- quark-cluster stars -- strange nuggets
下载PDF
Glitch Crisis or Not:a Microscopic Study
9
作者 李昂 《Chinese Physics Letters》 SCIE CAS CSCD 2015年第7期223-225,共3页
The problem of glitch crisis has been a great deal of debate recently. It might challenge the standard two- component model, where glitches are thought to be triggered by the sudden unpinning of superfluid vortices in... The problem of glitch crisis has been a great deal of debate recently. It might challenge the standard two- component model, where glitches are thought to be triggered by the sudden unpinning of superfluid vortices in the neutron-star crust. It says that due to crustal entrainment the amount of superfluid in the crust cannot explain the changes in angular momentum required to account for the glitches. However7 the argument of this crisis is based on the assumption that the core superfluid is completely coupled to the crust when a glitch happens. The fraction of the coupled core part is actually a quite uncertain problem so far. In this work, we take three possible values for the fraction of the coupled core part and study in detail the crisis problem for a 1.4M⊙ canonical star, based on a microscopic equation of state for the neutron star's core using the Brueckner-Hartree-Fock approach. For this purpose, two requisite parameters are chosen as follows: the core-crust transition pressure is in the range of Pt = 0.2-0.65 MeV/fm3, and the fractional crust radius AR/R = 0.082 based on experiments. To account for the possibility of a heavier star, a larger value of AR/R = 0.15 is also chosen for comparison. Then we take the crustal entrainment into account, and evaluate the predictions for the fractional moment of inertia at various conditions. The results show that there is commonly no such glitch crisis, as long as one considers only a small fraction of the core neutron superfluid will contribute to the charged component of the star. Only if the core-crust transition pressure is determined to be a low value, the crisis problem may appear for complete core-crust coupling. This is consistent with a recent study in a phenomenological model. 展开更多
关键词 glitch Crisis or Not:a Microscopic Study
下载PDF
Observational features of pulsar glitches 被引量:1
10
作者 WANG Na1 & YUAN JianPing1,2 1 Urumqi Observatory, NAOC, Urumqi 830011, China 2 Graduate University of CAS, Beijing 100049, China 《Science China(Physics,Mechanics & Astronomy)》 SCIE EI CAS 2010年第S1期3-8,共6页
Pulsar glitches are sudden increases in the rotation rate which probably result from angular momentum transfer within the neutron star. We review the observational features of the 39 glitches detected at Nanshan from ... Pulsar glitches are sudden increases in the rotation rate which probably result from angular momentum transfer within the neutron star. We review the observational features of the 39 glitches detected at Nanshan from 2000 to 2008, including several events which appear to be slow glitches. A wide variety of post-glitch behavior is observed with very little recovery in some pulsars and over-recovery in others. Analysis of the whole sample of known glitches shows that fractional glitch amplitudes are correlated with characteristic age with a peak at about 105 years, but there is a spread of two or three orders of magnitude at all ages. For individual pulsars with many glitches, the time until the next glitch is sometimes proportional to the fractional glitch amplitude. 展开更多
关键词 NEUTRON STAR pulsar OBSERVATION TIMING glitch
原文传递
A low glitch 12-bit current-steering CMOS DAC for CNC systems
11
作者 雷鑑铭 桂涵姝 胡北稳 《Journal of Semiconductors》 EI CAS CSCD 2013年第2期98-102,共5页
A 12-bit, 100-MHz CMOS current-steering D/A converter for CNC (computer number control) systems is presented. To reduce the glitch and increase the SFDR (spurious-free dynamic range), a low crosspoint switch drive... A 12-bit, 100-MHz CMOS current-steering D/A converter for CNC (computer number control) systems is presented. To reduce the glitch and increase the SFDR (spurious-free dynamic range), a low crosspoint switch driver and a special dummy switch are applied. In addition, a 4-5-3 segmental structure is used to optimize the performance and layout area. After improvement, the biggest glitch energy decreased from 6.7 pVs to 1.7 pVs, the INL decreased from 2 LSB to 0.8 LSB, the SFDR is 78 dB at a 100-MSPS clock rate and 1 MHz output frequency. This DAC can deliver up to 20.8 mA full-scale current into a 50 Ω load. The power when operating at full-scale current is 163 mW. The layout area is 1.8 × 1.8 mm2 in a standard 0.35-um CMOS technology. 展开更多
关键词 CNC systems current-steering DAC low glitch CASCODE crosspoint switch driver SFDR
原文传递
离子注入机注入中断检测及补注入控制设计
12
作者 李建基 李士会 《中国集成电路》 2024年第10期79-82,共4页
离子注入机在进行元素掺杂的过程中,会因离子源区打火、气流不稳定等各种因素导致掺杂的过程发生束流漂移而导致注入中断,中断检测与补注入方案的缺陷将导致掺杂过程中束流状态检测不准确、不及时、补注入不准确等问题,严重影响注入机... 离子注入机在进行元素掺杂的过程中,会因离子源区打火、气流不稳定等各种因素导致掺杂的过程发生束流漂移而导致注入中断,中断检测与补注入方案的缺陷将导致掺杂过程中束流状态检测不准确、不及时、补注入不准确等问题,严重影响注入机掺杂的工艺水平,产品的电性能和良率也受到影响。基于NI控制系统升级剂量控制方案,并进行了典型菜单的工艺验证,通过工艺数据分析,确定该方案设计满足生产使用的需求和指标。 展开更多
关键词 束流中断 束流漂移 中断检测 补注入 工艺验证
下载PDF
XPNAV-1和NICER对Crab脉冲星观测数据的比较分析
13
作者 王浙宇 韩孟纳 童明雷 《时间频率学报》 CSCD 2023年第3期178-187,共10页
通过对比NICER(Neutron Star Interior Composition Explorer)和XPNAV-1(X-ray Pulsar Navigation-1)关于Crab脉冲星同一时段(108天)观测数据的计时处理结果,发现在周期跃变发生前的时段(95天),NICER数据的拟合前计时残差的RMS(root mea... 通过对比NICER(Neutron Star Interior Composition Explorer)和XPNAV-1(X-ray Pulsar Navigation-1)关于Crab脉冲星同一时段(108天)观测数据的计时处理结果,发现在周期跃变发生前的时段(95天),NICER数据的拟合前计时残差的RMS(root mean square)为5.77μs,远优于XPNAV-1数据的拟合前计时残差的RMS 51.56μs,体现了NICER在有效面积、探测效率、数据采集等方面的优势,给未来我国的X射线脉冲星探测器研制提供了发展方向;而在周期跃变发生后的时段(13天),发现XPNAV-1数据的拟合前计时残差的RMS为55.87μs,而NICER数据的拟合前计时残差的RMS为167.27μs,周期跃变对NICER的影响更大,说明在处理周期跃变发生后时段的NICER数据时,由于NICER的观测精度非常高,需要更频繁地更新Crab星历。最后分别得到了两个探测器整段数据的计时残差。XPNAV-1数据的拟合前计时残差的RMS为55.94μs,而NICER数据的拟合前计时残差的RMS为64.34μs,这说明NICER数据受周期跃变影响更为明显,进一步证明了上述结论。 展开更多
关键词 Crab脉冲星 脉冲星计时 脉冲周期跃变 X射线脉冲星探测器
下载PDF
针对带DFA防护SM4的SIFA攻击
14
作者 谭子欣 胡永波 +4 位作者 龚彦昊 胡春雅 张琪 朱文锋 龚子超 《信息安全研究》 CSCD 2023年第10期1015-1022,共8页
SM4算法作为中国密码管理局(SCA)发布的一项国家标准分组密码算法,当前被广泛应用到国内市场的安全产品中,如金融IC卡、区块链、加密卡、路由器、电子钱包以及电子身份证等.其安全性一直受各业界所关注,随着攻击方法不断的革新,各类带... SM4算法作为中国密码管理局(SCA)发布的一项国家标准分组密码算法,当前被广泛应用到国内市场的安全产品中,如金融IC卡、区块链、加密卡、路由器、电子钱包以及电子身份证等.其安全性一直受各业界所关注,随着攻击方法不断的革新,各类带有防护的SM4实现方案也被提出.基于2018年Christoph等人提出的统计无效错误分析(SIFA)的思想,首次针对带差分错误分析(DFA)防护的SM4算法,提出了一套统计无效错误分析攻击方案,该攻击方案能以2^(34)的计算复杂度破解出SM4的密钥.然后,在单片机STM32F103C8T6上利用电压毛刺故障注入成功还原密钥,最后在该攻击的基础上进一步改进,利用选择明文的策略能将计算复杂度降低至2^(12). 展开更多
关键词 SM4 统计无效错误分析 差分错误分析防护 电压毛刺故障注入 选择明文
下载PDF
基于秘密共享的AES的S盒实现与优化 被引量:7
15
作者 钟卫东 孟庆全 +1 位作者 张帅伟 汪晶晶 《工程科学与技术》 EI CAS CSCD 北大核心 2017年第1期191-196,共6页
针对构建新的密码结构抵抗DPA攻击尤其是glitch攻击的问题,通过将输入变换到复合域GF(((22)2)2)求逆,再变换回有限域GF(28)输出的方法构造了一个低消耗的AES的S盒;并基于秘密共享的思想分仿射变换、求逆变换、逆仿射变换3步对S盒进行分... 针对构建新的密码结构抵抗DPA攻击尤其是glitch攻击的问题,通过将输入变换到复合域GF(((22)2)2)求逆,再变换回有限域GF(28)输出的方法构造了一个低消耗的AES的S盒;并基于秘密共享的思想分仿射变换、求逆变换、逆仿射变换3步对S盒进行分组,得到一个新的S盒。新的S盒在求逆变换中采用4×4的正确项分组法,相比于Nikova提出的经典方案,减少了实现所占用的空间,降低了消耗。通过分析验证,本文方案具有较为优良的消耗特性,且对1阶DPA攻击及glitch攻击具有与Nikova方案同等级的抵抗能力。 展开更多
关键词 秘密共享 AES 1阶DPA攻击 glitch攻击 S盒
下载PDF
高阶掩码防护的设计实现安全性研究 被引量:1
16
作者 李延斌 唐明 +3 位作者 李煜光 胡晓波 彭敏 张焕国 《计算机学报》 EI CSCD 北大核心 2018年第2期323-335,共13页
掩码对抗方案自提出以来,从一阶对抗逐渐发展至高阶对抗阶段,安全性及通用性也不断提高.最早的一阶掩码方案主要针对DES算法提出,而后出现的一阶掩码方案则大多以AES为防护目标,并针对于不同的软硬件平台,同时不断减少时间和空间耗费.... 掩码对抗方案自提出以来,从一阶对抗逐渐发展至高阶对抗阶段,安全性及通用性也不断提高.最早的一阶掩码方案主要针对DES算法提出,而后出现的一阶掩码方案则大多以AES为防护目标,并针对于不同的软硬件平台,同时不断减少时间和空间耗费.在追求更高安全性的同时,高阶掩码方案也不断朝着通用化的方向发展,主要工作在于设计通用化的S盒掩码方案,保证可应用于任何S盒设计且可抵抗任意阶侧信道攻击.高阶掩码方案已被普遍接受为一种算法级可证明安全的侧信道防护方法,出现以ISW安全性框架为代表的理论安全性证明,以及在此框架下的任意阶掩码方案.然而面向侧信道分析,密码算法设计实现的安全性无法仅仅基于算法安全,针对这种掩码方案理论安全与实际安全间的差距,Roche与Prouff于2011年提出面向硬件设计的安全性掩码方案,但该方案无法运用于已有高阶掩码设计,只是对Rivain和Prouff在CHES2010上提出的RivP方案进行硬件级安全性实现.同时,以实现d阶安全的有限域乘法为例,实现需要加法和乘法的执行次数由O(d^2)增加到O(d^3),由于增加过多的设计资源而对执行效率有较大的影响,降低了方案的实用性.在高效安全的硬件设计平台上,首先,作者分析由于时延不同导致的glitch有可能泄露敏感信息.相比于组合逻辑设计,时序设计下的电路不会产生降阶泄露.除了已有的glitch泄露外,文中还发现存在与硬件设计结构相关的泄露.作者从密码芯片设计者的角度出发,对掩码方案中关键部件的不同硬件设计结构进行分析.作者利用互信息的方法分析并行设计所产生的安全性问题,从理论上证明并行设计存在的安全隐患.在找出掩码设计隐患的基础上给出安全、轻量的安全设计建议,并最终通过实验对比不同设计结构下高阶掩码方案硬件设计的安全性,证明实验结果与理论研究结论一致. 展开更多
关键词 侧信道 高阶掩码方案 glitch 硬件设计结构 安全性设计隐患
下载PDF
基于秘密共享的LBlock的S盒防御方案 被引量:2
17
作者 陈柏沩 夏璇 +1 位作者 钟卫东 吴立强 《信息网络安全》 CSCD 北大核心 2021年第7期80-86,共7页
针对LBlock算法在侧信道攻击前脆弱的问题,文章提出一种可以抵抗一阶和二阶差分功耗攻击(Differential Power Analysis,DPA)的门限防护方案。该方案以秘密共享原理为基础理论,并且在算法进行运算时采用了复合域的概念,将算法的运算域由G... 针对LBlock算法在侧信道攻击前脆弱的问题,文章提出一种可以抵抗一阶和二阶差分功耗攻击(Differential Power Analysis,DPA)的门限防护方案。该方案以秘密共享原理为基础理论,并且在算法进行运算时采用了复合域的概念,将算法的运算域由GF(24)转移到GF(22)上,减少硬件消耗的同时,又提高了算法的安全性。在乘法器分组中采用虚拟值方法,以保证满足门限方案的均匀性,并在反相器中引入分解法,以保证各信息分组相关独立且线性无关。分析验证表明,方案满足门限方案所需要的各项性质,并且可以抵御一阶、二阶DPA攻击。所有的信息分组都是独立且无联系的,所以该方案对于glitch攻击也具有相应的防护能力,具有较好的实用性。 展开更多
关键词 秘密共享 DPA攻击 防御方案 glitch攻击 S盒
下载PDF
消除CPLD/FPGA器件设计中的毛刺 被引量:10
18
作者 何伟 张玲 《重庆大学学报(自然科学版)》 EI CAS CSCD 北大核心 2002年第12期69-73,共5页
复杂可编程逻辑器件CPLD和现场可编程门列阵FPGA在现代数字系统设计中起着越来越重要的作用 ,但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD FPGA设计中毛刺产生的原因 ,详细分析了在EDA环境下对毛刺进行判断... 复杂可编程逻辑器件CPLD和现场可编程门列阵FPGA在现代数字系统设计中起着越来越重要的作用 ,但系统设计中出现的毛刺往往成为系统设计成功与否的障碍。本文介绍了CPLD FPGA设计中毛刺产生的原因 ,详细分析了在EDA环境下对毛刺进行判断与定位的原理 ,论述了利用EDA工具消除毛刺的 3种方法与具体实现。通过实例分析表明 ,借助于功能强大的EDA工具 ,不仅可以在设计中十分方便地发现毛刺 ,而且可以精确定位 ,进而寻找消除毛刺的最佳方法和进行结果的验证。 展开更多
关键词 CPLD/FPGA器件 毛刺 复杂可编程逻辑器件 现场可编程门列阵 电子设计自动化 EDA 竞争-冒险现象 大规模集成电路 数字系统设计
下载PDF
可编程逻辑阵列减少毛刺的低功耗布线算法 被引量:4
19
作者 黄娟 杨海钢 +2 位作者 李威 谭宜涛 崔秀海 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2010年第10期1664-1670,共7页
随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降... 随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗.该算法从软件方面来减少毛刺,不需要增加任何硬件电路开销.在运算时间相同的情况下,将文中算法与VPR布线算法进行比较.实验结果表明,该算法平均能消除23.4%的毛刺,降低5.4%的功耗,而关键路径延时平均仅增加1%. 展开更多
关键词 FPGA 低功耗布线 毛刺 代价函数 动态功耗
下载PDF
一种14位400MS/s分段型电流舵DAC的设计 被引量:4
20
作者 王向展 宁宁 +1 位作者 徐振涛 杜翎 《微电子学》 CAS CSCD 北大核心 2011年第2期199-202,共4页
基于TSMC 0.25μm CMOS工艺,采用分段开关电流结构,设计了一种基于2.5 V电源电压的14位400 MS/s D/A转换器。该D/A转换器内置高精度带隙基准源、高速开关驱动电路和改进的Cascode单位电流源电路,以提高性能。D/A转换器的积分非线性(INL... 基于TSMC 0.25μm CMOS工艺,采用分段开关电流结构,设计了一种基于2.5 V电源电压的14位400 MS/s D/A转换器。该D/A转换器内置高精度带隙基准源、高速开关驱动电路和改进的Cascode单位电流源电路,以提高性能。D/A转换器的积分非线性(INL)和微分非线性(DNL)均小于0.5 LSB。在400 MHz采样频率1、99.8 MHz输出信号频率时,其无杂散动态范围(SFDR)达到85.4 dB。 展开更多
关键词 分段式电流舵 D/A转换器 驱动信号交叉点 毛刺
下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部