基于FPGA的同步多进程双时钟系统的设计

文章针对FPGA学习和设计中存在的同步多进程双时钟系统的教学难点,利用实验系统HH-EDA-Ⅲ提供的扩展接口设计了相应的硬件电路,并进行了VHDL语言的程序编写及仿真波形的验证。