基础能力培养为目标的VHDL案例教学方法

EDA是电子信息类专业的核心课程。如何提高学生的项目开发能力一直是该课程的重要课题。基础能力是项目开发能力的重要基础。以交通灯控制系统设计作为案例,依次完成设计方法流程中的功能分析与实现,深度剖析了案例中的设计方法及知识点。探索了运用理论知识实现项目需求功能的基本技能的培养方法。对硬件描述语言的教学有一定的指导作用。

The Logic Description of the System of Embedded Hardware Logic Task

A new task mode, hardware logic task mode, is presented. Its architecture, schedule and implementation are described with HDI.（ Hardware Description Language ）, and the validity of the system has been proved by logic simulation. It has advantage for real-time applications and overheadsaving for operating .system, so it is profitable for the controller in the embedded system. The relationship among RTOS （Real-Time Operating System）, SoC（System on Chip）, VIA （Virtual Interface Architecture） and hardware logic task is also discussed in the paper.

从Verilog到VHDL的翻译器VtoV的设计与实现

研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述语言 Verilog到 VHDL的翻译器 Vto V.该翻译器能够实现从 Verilog的行为子集到VHDL的转换 .

运用VHDL实现数字信号处理

本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL[Very High Speed Integrated Circuit(VHSIC)Hardware Description Language]语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能,并以Altera公司的ACEX1K系列产品作为硬件,将Max+plusⅡ软件作为开发工具,进行设计编码、功能仿真和硬件测试。

基于VHDL之CPU设计与实践

随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调试成功。本文研究了基于VHDL的灵活方便的CPU设计过程,该设计由取指、指令译码、指令执行、存储器接口、通用寄存器组和寄存器输出六个组成部分,最后通过调试软件直接观察寄存器的值来验证了设计的准确性。本研究方法对改革该课程的整机实习,发挥学生的主动能动性,提高学生的自主创造能力具有很好的指导意义和实际参考价值。

IC设计中的VHDL语言应用研究

对VHDL语言的优点进行了分析,并探讨了在IC设计开发过程中VHDL语言的应用技巧。

基于Verilog HDL设计的多功能数字钟

本文利用VerilogHDL语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过AlteraQuartusⅡ4.1和ModelSimSE6.0完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中。

VHDL语言中断言语句及其综合方法研究

国内外学者普遍认为，硬件描述语言VHDL中断言语句是面向模拟的，其不能综合或不要综合，综合系统应忽略或不支持．本文给出了相反的论点：VHDL中断言语句应该综合，其中限制条件的补表达式可作为随意条件用于综合时化简．文中论述了综合断言语句的合理性、必要性和方便性，并给出了综合并行和串行断言语句的方法．

VHDL和ISP逻辑器件在光栅数显装置中的应用

随着在系统可编程技术的发展及日趋成熟，利用可编程逻辑器件（ PLD）进行大规模电路的集成化设计成为可能 .对当今最流行的系统设计技术 VHDL和在系统可编程（ ISP）逻辑器件作一简要介绍，并设计了一种高集成度的光栅数显装置，明显地减少了所用 IC数量和印制版制作的复杂度，显著地提高了系统平均无故障工作时间和系统的可靠性 .

VHDL语言在电子设计自动化中的应用

介绍了VHDL语言及其基本特点和VHDL强大的仿真工具Active VHDL ,并结合例子描述了VHDL语言在数字电路设计仿真调试阶段所起的重要作用 ,仿真通过之后需要进行综合才能完成设计工作。结合使用VHDL的仿真和综合工具进行电子设计自动化设计的实际芯片取得了令人满意的结果。

Verilog HDL与SystemC的语法等效性

针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在SystemC中找到对应描述;开发EDA设计工具,实现从VerilogHDL描述的知识产权自动转换到SystemC描述是可行的.

基于HDL仿真的同步时序电路演化方法

时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。

基于VHDL语言M序列密码系统设计的新方法

文章介绍了用M序列为密钥序列的序列密码系统的优越性,提出了采用VHDL语言来设计这种序列密码系统的新方法。和现有的其他方法比较,该方法具有硬件实现容易,处理速度快,实时性好,密钥管理方便,体积小等特点。

两种硬件描述语言VHDL/Verilog的发展及其应用

首先简要介绍了两种 HDL( Hardware Description L anguage)的发展和内容 ,叙述了 HDL 语言的主要特点 ,然后就 HDL 的设计流程作较详细的讨论 ,附有 HDL的设计举例。

基于VHDL语言的参数化设计方法

随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。

VHDL数字系统设计实验教学研究

VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近工程实际的复杂设计3个层次实验;改革实验教学方法,提供全方位的实验教学指导;加强学生实验过程管理,开发并使用了现场电脑打分系统;完善有效的实验考核方案。结果表明:该一系列措施在实验教学体系建设方面取得了较好成绩,使实践课达到了教学直观和知识系统化的目的,学生普遍反映受益匪浅。

基于硬件描述语言(VHDL)的数字时钟设计

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.

基于VHDL的正交编码脉冲电路解码计数器设计

针对正交编码脉冲电路脉冲(quadrature encoder pulse,QEP)的解码和计数的问题,给出了QEP解码计数器的解决方案.本方案在复杂可编程逻辑器件(complex programmablelogic device,CPLD)中使用VHDL(VHSIChardware descriptionlanguage)实现语言硬件编程.整个解码计数器设计分为脉冲边沿检测器,计数脉冲和计数方向发生器,上下行计数器三部分,成功的解决了由传感器抖动引起频繁换向时准确计数的问题.该解决方案使用Altera公司的Quartus Ⅱ软件进行设计并进行了仿真分析,最后给出了基于此技术的机床数显表的应用实例来说明此技术的可行性和柔性.

应用VHDL语言的FFT算法实现

针对目前数字信号处理中大量采用的FFT算法都需要软件来处理的问题,基于FFT算法的原理,采用硬件描述语言(VHDL)和现场可编程逻辑门阵列(FPGA),建立了算法逻辑的硬件模型,并编程实现其逻辑运算功能,完成了FFT算法的硬件描述.经测试表明,数字信号的处理速度提高了10％～20％,特别适用于复杂信号的频谱分析,增强了数据处理的可靠性和稳定性.

VHDL设计电路优化探讨

CPL D/ F PGA设计越来越复杂 ,使用硬件描述语言设计可编程逻辑电路已经被广泛采用。在应用 V HDL语言开发的过程中注意综合质量优化也显得日益重要。文中对应用 VH DL 时优化其综合质量给出了几点探讨。