IA-64中软件流水的寄存器需求研究

软件流水是开发循环程序指令级并行性的重要方法之一 IA 6 4是支持软件流水的EPIC体系结构 通过对NASBenchmarks中可软件流水循环所需的寄存器进行量化分析 ,提出了一种限制循环展开因子的启发式算法 ,有效地解决了因可用寄存器不足而导致软件流水失败的问题 。

一种IA-64架构下的大规模流媒体服务器缓存调度算法

在大规模流媒体服务中,缓存管理是非常关键的问题.特别是随着IA64架构的出现,物理内存的大小可大大得到增加,缓存管理策略正变得越来越重要.目前已经有很多缓存管理算法,其中间隔缓存策略通常被认为是比较有效的一个.但是以往的各种基于间隔的算法大多没有考虑媒体对象的流行程度,致使缓存的利用率受到了影响.通过对媒体对象的流行程度的特点进行研究,并考虑到利用IA64系统中的大内存的思想,提出了一种基于流行程度的间隔缓存策略.同时,为了分析该算法的性能,引入了一个算法的性能分析模型.分析结果显示该算法比传统的间隔缓存策略具有更好的性能.

IA-64逆向工程中谓词消除技术研究

IA-64体系结构支持判断执行,提高指令级并行性,但是编译器为了充分利用该特性而做的优化将程序代码进行深度重构,对逆向工程来说很难从优化后的可执行代码中恢复原程序逻辑。该文提出了消除谓词的反优化技术,提高了可执行代码逆向工程的质量。

IA-64代码翻译中的跳转表恢复技术

在对IA-64二进制代码进行翻译的过程中,一个重要的问题就是识别和恢复通过跳转表实现的switch语句。分析了编译器生成跳转表时采用的策略,提出了前向预取同反向切片及表达式置换相结合以识别和恢复switch语句的技术,归纳了用于获取跳转表地址的规格化形式,给出了跳转表分支目标地址恢复方法,从而可将包含跳转表的IA-64二进制代码恢复为高级switch语句。该技术已经在二进制翻译框架I2A上进行了测试,可以处理编译器gcc 2.96及gcc 3.2.3在多种优化级别下生成的IA-64代码。

IA-64软件流水中旋转寄存器逆向分析技术

安腾(IA-64)提供的旋转寄存器机制使软件流水代码难于理解、调试和移植,在分析IA-64旋转寄存器机制的基础上,提出一种旋转寄存器逆向分析方法。该方法通过分析软件流水阶段计算旋转间距,由旋转间距识别出流水代码中的旋转相关寄存器。将该方法应用于静态二进制编译系统I2A中,通过实验证明能够有效消除旋转寄存器对二进制翻译带来的影响。

GCC基于IA-64谓词执行的IF转换技术研究

编译器在提高程序运行速度和发挥处理器性能方面起着非常关键的作用,尤其在IA-64体系结构中,其性能的发挥在很大程序上依赖于相应的编译器。IF转换利用IA-64对谓词执行的支持,删除程序中的某些控制流,将控制依赖转换为数据依赖,以便于优化。文章介绍了IA-64体系结构,并详细分析了GCC中基于IA-64谓词执行的IF转换算法。

IA-64二进制代码switch语句恢复技术研究

在对IA-64二进制代码进行分析的过程中,一个基本的问题就是识别通过跳转表实现的switch语句中n-条件分支的目标地址,该问题的解决使得对指定过程的机器指令的解码更加完整。文章基于切片和表达式置换技术,结合IA-64中为switch语句生成的汇编代码特点,给出了恢复跳转表及目标地址的方法,从而可以将包含跳转表的IA-64二进制代码恢复为高级switch语句。

IA-64解码器自动生成器的设计与实现

IA-64体系结构使用64位指令集,该指令集应用显式并行指令计算(EPIC)技术,可提供更高的指令级并行性(ILP),但同时也给IA-64二进制代码流的分析和变换带来了困难。介绍了一个IA-64解码器自动生成器的结构与实现,该生成器的输入为IA-64指令集的SLED描述,自动生成用于IA-64指令解码器的C代码。通过该生成器可有效减少解码器的开发时间,确保解码器的正确性,提高解码器的执行效率。实现的自动生成器可应用于IA-64二进制翻译及逆向工程中。

IA-64逆向工程中投机代码消除技术研究

投机机制通过改善内存操作的效能而提高程序执行性能,但是它需要大量复杂的代码处理投机失败及恢复,增加了程序的理解和代码重建工作的复杂性。文章提出了投机代码消除技术,描述了如何应用该技术消除优化后的IA-64二进制代码中的投机指令,并证明了程序的语义不变,最终使得投机消除后的代码更容易理解,提高了对IA-64代码进行再工程的效率和代码质量。

IA-64采用的断定技术

I:ntel的64位体系结构是真正的64位计算环境。传统体系结构中处理分支时,存在着时间和功能部件利用的浪费。IA-64体系结构采用了断定的技术,它通过提前运行各个分支,然后根据需要取定一个值,使得整个系统的运行速度得到提高,增加了处理器的并行处理能力。断定技术能成功地消除大部分的转移,减少错误预告。

IA-64二进制翻译中优化代码消除技术

IA-64架构为获得高性能支持许多先进体系结构的特性,例如显式指令级并行,指令判定执行,以及投机装入等,这些特性对编译器是可见的,但是为了充分利用这些体系结构的特性,编译器优化往往将程序的代码进行深度重构,使得从优化后的可执行代码中很难恢复源程序逻辑。本文提出了在IA-64二进制翻译中应用优化代码消除技术,提高翻译效率和生成目标机代码的质量。

IA-64平台可扩展固件接口设计与开发

Intel IA-64体系结构采用了全新的固件模型,它分为三个不同的层次:处理器抽象层(PAL)、系统抽象层(SAL)、可扩展固件接口(EFI)。介绍IA-64平台可扩展固件接口的基本结构和在目标平台上的实现方法。详细描述Intel的可扩展固件接口实现EFI1_10_14_62,以及把它移植到目标平台时要进行的主要工作和通常所采用的调试手段。

数据融合优化在IA-64机器上的性能可移植性测试和分析

文章[1]中提出了数组之间的数据融合优化方法,并以IA-32服务器为平台测试了数据融合优化的效果。测试结果表明,在IA-32机器上,数据融合优化在性能代价模型的控制下,能较好地改善具有非连续数据访问特征的应用程序的CACHE利用率。那么,在新一代体系结构IA-64平台上,数据融合优化的效果如何呢?该文分别以IntelIA-32服务器和HPITANIUM服务器为平台,用IntelFORTRAN编译器ifc和efc及自由软件编译器g95分别编译并运行数据融合优化变换前后的程序,获得两种平台上的执行时间及相关的性能数据。测试结果表明,源程序级的数据融合优化不能很好地与IA-64平台上的EFC编译器高级优化配合工作,在O3级优化开关控制下,优化效果是负值。此测试结果进一步表明,编译高级优化如数据预取、循环变换和数据变换等各种优化必须结合体系结构的特点统筹考虑,才能取得好的全局优化效果。该文为研究各种面向IA-32体系结构的编译优化算法在IA-64体系结构上的性能可移植性优化起到抛砖引玉的作用。

32位应用程序在IA-64/Linux上兼容性的实现与测试

针对Linux操作系统进行探讨,包括它的实现意义、实现方式、进展、测试方法和结果等。而对于具体实现方式,给出了实例分析。文中还包括了实验结果分析。

反编译中IA-64指令语义抽象技术的研究

反编译技术可以将二进制可执行程序转换为等价的高级语言形式代码,它是软件逆向工程研究的一个重要方向。对机器指令进行语义抽象以产生中间代码表示是反编译程序的一个关键环节。介绍了在反编译过程中通过语义描述由IA-64汇编代码生成更高级的中间表示的实现技术。将语义描述技术与IA-64体系结构的EPIC特性结合起来,有效地解决了EPIC机器指令的语义抽象问题。

一个基于IA-64体系的内存管理大页面的实现模型

本文提出了一种基于IA-64体系结构的内存页面大页面化的模型,可执行文件ELF的Data Segment使用大页面。由于转换解析缓冲区(TLB)能映射更大的虚拟内存范围,从而可减小未命中率,因此可以提高使用大页面的高性能计算(HPC)应用程序或使用大量虚拟内存的任何内存访问密集型应用程序系统性能。

开发和部署支持IPF的64位应用程序

Intel和HP合作开发的IA-64 EPIC体系结构的先进性和开放性以及发展潜力,使得IPF系列处理器成为未来系统设计和企业应用的主流平台。在基于IPF平台且运行windows的系统上开发64位应用程序是将来软件开发的必然趋势。本文探讨了在IPF平台上开发64位应用程序需要注意的问题,并针对这些问题给出了相应的解决方案以及完整的开发步骤。

Intel的64位体系结构

Intel的64位体系结构突破了传统体系结构的局限,是真正的64位计算环境。本文对IA 64体系结构的设计原则、设计基础、指令格式、指令系统、所采用的主要技术及其它特征进行了介绍。

64位CPU构架的研究

文章研究了６４位ＣＰＵ的显式并行指令计算（ＥＰＩＣ）构架，详细分析了ＥＰＩＣ的核心内容———指令级并行化（ＩＬＰ）所采用的关键技术，总结了ＣＰＵ构架演变的几个重要规律。

IA-64中软件流水失败的解决方法

软件流水是开发指令级并行性的重要方法之一。IA-64是支持软件流水的EPIC(显式并行指令计算)体系结构。通过对NASBenchmarks和MediaBench中软件流水所需的寄存器进行分析,指出静态通用寄存器是导致软件流水失败的主要因素。提出了解决IA-64中软件流水失败的两种方法:限制循环展开因子的启发式算法(RSU)和堆栈寄存器分配算法(SRA)。RSU通过适当减小循环展开因子,增加了软件流水的成功率;SRA在静态寄存器和旋转寄存器之间达到了动态的平衡,提高了寄存器的利用率,更有效地提高了编译器的性能。