一种高度并行无乘法器结构的二维IDCT协处理器设计

介绍了一种适用于MPEG-4视频简单层解压缩应用的二维IDCT协处理器。该处理器采用Loeffler架构的IDCT快速算法,并使用加法和移位运算代替IDCT快速算法中的浮点乘法运算单元,用高度并行流水VLSI结构加快数据处理速度,采用一维的IDCT单元的复用的方式来实现二维的IDCT运算。在满足处理速度和精度要求的基础上,利用较少的晶体管数目实现了一种高性能的二维IDCT处理器。该方案已经应用于一款SOC芯片中的硬件MMA(多媒体加速单元)中,IDCT的运算精度也得到了验证。

MPEG-2视频反量化和IDCT的VLSI设计

反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的．

基于全相位DCT／IDCT内插的去马赛克算法

针对消费类摄像设备中的马赛克问题,本文提出了一种基于全相位DCT/IDCT内插滤波器的色差空间去马赛克算法。该方法根据三种颜色图像之间的相关性及采样特点,采用全相位IDCT菱形半带滤波器实现了绿色图像重构,并用全相位延拓DCT内插滤波器实现了红绿色差和蓝绿色差的重构。其中全相位IDCT内插滤波器是纯二维滤波器,且能够直接实现五点梅花形采样矩阵与矩形采样矩阵之间的转换。而全相位延拓DCT内插滤波器能够有效地抑制FIR滤波器的吉布斯效应。实验结果表明,本文算法比双线性内插算法重构图像PSNR最多高6dB,能够保留更多的图像边缘细节,且比自适应算法运算效率高。

适用于MPEG2标准的IDCT的新VLSI结构

本文提出了一种新的适用于MPEG2标准的IDCTVLSI结构，并用超高速数据语言进行了仿真．对于8点一维IDCT，只用7个变量乘常系数乘法器和10个加／减法器，且只需4个时钟就能处理完8个数据，电路规模为6000门左右，比传统方法节省40～50％．对于二维IDCT，如采用分时方式实现，处理每个8×8的块也仅需64个时钟该结构可应用于MPEG2MPHL视频解码器．

一种新型2-DCT/IDCT结构的设计与实现

本文根据MPEG-2视频编码的特点,设计了仅由一个1-DCT核完成的2-DCT/IDCT结构,该结构的转换矩阵通过SRAM实现,具备双端口的输入输出,数据吞吐率较高,能够有效节省芯片面积.1-DCT核由7个乘法器组成,乘法器可以根据计算速度的快慢灵活设计.为了解决双端口无冲突的存储访问,提出了一个数据排列方案.由于乘法器的乘数之一为常数,我们设计了一种常数修改方案能够有效的降低成法器的硬件开销.该2-DCT/IDCT结构通过了FPGA验证,具有较强的工程实用价值.

一种应用于8×8二维DCT/IDCT的高效结构

设计实现了二维离散余弦变换和逆变换。采用的DCT快速算法和基于分配算法(DA)的乘法-累加器(MAC)结构,极大地减少了硬件资源需求,并能达到很高的处理速度,计算精度满足CCITT标准要求。

一种基于高度并行结构的二维DCT/IDCT处理器设计

本文介绍一种适用于MPEG-4视频简单层(Simple Profile Layer1-3)压缩编码的二维88 DCT/IDCT处理器设计,该处理器设计充分利用DCT与IDCT的相似性及算法对称性,用高度的并行结构来加快处理速度,采用一维DCT/IDCT单元复用的方式来实现二维DCT/IDCT运算和简化的乘法器设计,在满足处理速度和精度要求的基础上,利用较少的晶体管数目实现了一种高性能二维DCT/IDCT处理器。

一种基于Wallace树的分散式DCT/IDCT体系结构

提出了一种新的基于Wallace树的分散式DCT/IDCT体系结构。它不依赖于ROM和乘法器,用面积开销低的加法器、移位器和4-2压缩器,实现了乘法密集的DCT/IDCT算法。该体系结构在SMIC 0.18μm工艺上进行了设计和综合,可以达到100Mpixels/s的吞吐率,只消耗了36 141个晶体管和1024bits转换存储器,时序—面积性能较已有的体系结构有了显著的改善。

多维DCT/IDCT立体类蝶形算法及其单元式通道结构

为了匹配离散余弦变换(DCT)算法不同大小分块,实现不同维度DCT结构的兼容性,提出了一种多维DCT立体类蝶形算法,并对其单元式通道结构进行研究。首先,根据DCT理论,以"张量积"运算为基础,介绍了DCT及其反变换IDCT立体类蝶形算法理论原理,给出了多维算法推导。然后,以DCT/IDCT立体类蝶形算法数学运算为理论基础,从一维引申至多维立体类蝶形图形式,并根据多维与一维的关系,以一维单元式通道结构为基础,提出多维单元式通道结构。实验结果表明:本文算法仅需要传统算法中50%的加法器和约30%的乘法器;算法耗时与分块大小和维度有关,在从三维到五维的实验耗时检测中,本文算法耗时不超过普通DCT算法耗时的10%,具有速度快、复杂度低、多维兼容性的特点。

基于IDCT域的加窗全相位数字滤波器

为了改善直接基于逆离散余弦变换(IDCT)域设计的全相位数字滤波器(APDF)幅频特性,推导了IDCT域加窗APDF的设计公式.IDCT域加窗APDF是一种零相位数字滤波器.滤波器设计实验表明,与加其他窗函数相比,依据此公式设计的基于IDCT域的加凯塞窗APDF能使滤波器达到更好的幅频特性.在相同频率采样点数的情况下,基于IDCT域设计的加凯塞窗APDF和传统频率采样法设计的FIR低通滤波器的幅频特性相比而言,其通带、阻带更平坦,过滤带更窄.

一种HEVC标准中IDCT变换的FPGA实现

为降低新一代高效视频编码(HEVC)标准中解码端多尺寸逆离散余弦变换(Inverse Discrete Cosine Transform,IDCT)中的资源消耗,设计了一种IDCT硬件电路结构。通过使用现场可编程门阵列(Field-Programmable Gate Array,FPGA)内部嵌入式RAM单元进行矩阵转置运算,从而减少了对内部寄存器的使用。对IDCT系数矩阵进行分解得到不同尺寸下的统一运算电路结构,利用流水线技术实现对运算单元的加速,同时采用并行数据调度减少数据处理等待时间。设计结果表明,设计吞吐量为3.6点/时钟周期,满足了4k×2k@30 f/s视频信号的实时处理需求。

实时视频编码的二维DCT/IDCT的实现

用FPGAFLEX10K130实现了二维离散余弦变换和逆变换(DCT/IDCT),结构设计采用行列分解法,乘法器采用移位求和的方法实现,并且采用流水线结构设计,提高处理核的性能,系统时钟达到33MHz,计算精度满足CCITT标准要求。

一种动态精度匹配的面积优化2-DDCT/IDCT的实现

提出了一种JPEG标准推荐的2-DDCT/IDCT的改进型Loeffler算法的ASIC实现。该设计采用硬件复用的方法,在正向和反向变换过程中使用同一运算电路,达到了面积优化的目的;并对输入数据进行系数预判,在特定输入情况下,有效提高了处理速度和降低功耗;还根据JPEG体系结构,在DCT变换和量化器之间建立动态的精度匹配,保证了不同压缩比下的图像质量和功耗效率。该电路应用于140万像素数码相机的JPEG图像处理ASIC芯片中,已成功通过了FPGA验证和流片测试。

基于行列变换结构的2-DCT/IDCT的误差分析

提出一种新的基于行列变换结构的 2 - DCT/ IDCT误差模型 .利用该模型得到的计算 2 - DCT/ IDCT的误差公式 ,能够告知 2 - DCT/ IDCT结构各部件的字长对整体计算的误差贡献 .本文根据该误差模型 ,具体计算了基于行列变换结构的既符合 IDCT有穷字长标准 ,又能够尽可能降低硬件开销的 2 - DCT/ IDCT各部件字长 。

基于FPGA和2位串行分布式算法的实时高速二维DCT/IDCT处理器研制

本文在W.Li(1991)循环斜卷积算法和分布式算法的基础上,通过软件模拟和具体硬件设计,利用FPGA完成了可用于高清晰度电视核心解码器及其它信号与信息处理系统的8×8二维DCT/IDCT处理器的全部电路设计工作。它采用一根信号线控制计算DCT/IDCT,其输入、输出为12位,内部数据线及内部参数均为16位。

一种H.264/AVC解码器中IQ/IDCT的模块设计

讨论了H.264/AVC解码器关键技术中的IQ/IDCT模块的设计扫描模式。对残差进行反向扫描后,利用量化参数对亮度、色度进行IQ/IDCT变换,并按照指定的格式输出,最后参照ITU-T Recomm endation H.264(03/2005)给出测试结果。

MPEG专用IDCT处理器的优化设计

二维离散余弦逆变换 ( Inverse Discrete Cosine Transform,IDCT)是运动图象专家组( Moving Picture Expert Group,MPEG)视频解码器的重要模块之一 .提出了一种优化的二维IDCT超大规模集成电路 ( Very Large Scale Integrated Circuit,VLSI)实现结构 .利用 IDCT的矩阵乘法中固定系数的内在特点 ,采用公用表达式的方法 ,降低 IDCT实现规模 ,提高了电路的速度 .采用了 0 .6μm CMOS电路工艺 ,芯片面积约为 3.5mm× 3.5mm,速度可达 1 0 0

基于DA的高性能2-D IDCT处理器设计

为提高2-D IDCT的解码速度,文中设计了一种基于DA的2-D IDCT处理器.该处理器在算法上用1-D IDCT实现2-D IDCT,用Chen算法实现1-D IDCT,用DA实现乘加结构.通过将输入数据分成高6位和低6位两组加快了处理器的速度,通过查找表的共用及将输入数据投影到(-1,1)的编码减少了查找表的数量及大小.通过在Q0上预存四舍五入值省去了四舍五入所需的加法运算.使用Altera的EP2C20F484C7对该处理器进行综合,时钟最高频率可达165.37MHz.

二维DCT/IDCT在红外图像预处理中的应用

红外成像在军事、工业及日常生活中都有广泛的应用,而二维离散余弦变换(DCT)是数字信号图像处理中被运用得最广泛的算法。提出了一种以FPGA为硬件载体的二维离散余弦变换对红外图像预处理的硬件设计方法。该设计方法重点在于根据FPGA灵活的特性及红外图像的特点,选择一种比较适合的混合DCT变换方法,通过降低周期内乘法器的使用量提高速率,实现以速率至上的变换系统,并且通过控制信号完成DCT或者IDCT的选择,以满足不同需求的变换。

基于改进常系数乘法器的可配置2D FDCT/IDCT实现

设计了一种基于改进常系数乘法器的可配置2D FDCT/IDCT电路结构。通过改变系数的表示方法和共用部分积节省了加法器和寄存器;通过将1D FDCT/IDCT W.H.Chen算法中并行的乘法计算转化为分时串行计算,1D FDCT和1D IDCT分别减少了15个和9个乘法器;通过FDCT与IDCT共用常系数乘法器、控制单元及转置RAM,进一步减少了硬件开销。本设计在Altera公司Cyclone EP1C12Q240C8型FPGA芯片上对该设计进行了验证,最高工作频率达149.25 MHz,与采用相同算法未进行上述改进的2D FDCT和2D IDCT结构相比,硬件开销节约了34%。