基于FPGA和2位串行分布式算法的实时高速二维DCT/IDCT处理器研制

本文在W.Li(1991)循环斜卷积算法和分布式算法的基础上,通过软件模拟和具体硬件设计,利用FPGA完成了可用于高清晰度电视核心解码器及其它信号与信息处理系统的8×8二维DCT/IDCT处理器的全部电路设计工作。它采用一根信号线控制计算DCT/IDCT,其输入、输出为12位,内部数据线及内部参数均为16位。

多维DCT/IDCT立体类蝶形算法及其单元式通道结构

为了匹配离散余弦变换(DCT)算法不同大小分块,实现不同维度DCT结构的兼容性,提出了一种多维DCT立体类蝶形算法,并对其单元式通道结构进行研究。首先,根据DCT理论,以"张量积"运算为基础,介绍了DCT及其反变换IDCT立体类蝶形算法理论原理,给出了多维算法推导。然后,以DCT/IDCT立体类蝶形算法数学运算为理论基础,从一维引申至多维立体类蝶形图形式,并根据多维与一维的关系,以一维单元式通道结构为基础,提出多维单元式通道结构。实验结果表明:本文算法仅需要传统算法中50%的加法器和约30%的乘法器;算法耗时与分块大小和维度有关,在从三维到五维的实验耗时检测中,本文算法耗时不超过普通DCT算法耗时的10%,具有速度快、复杂度低、多维兼容性的特点。

一种新的基于VLIW的IDCT和运动补偿算法

本文使用矩阵形式在超长指令字(VLIW)的观点下将几种经典算法与已有的适合于VLIW的算法进行了比较.然后利用VLIW结构的特性,提出了一种快速IDCT算法.与现有算法相比,新算法进一步减少了所需的指令周期.并利用VLIW结构的寄存器特性,将视频编解码过程中的运动补偿(预测)和IDCT(DCT)组合,使运动补偿所需时间降低为原来的约50%,这种思想能应用于MPEG1/2/4,H.263和H.264.

整型2D-IDCT算法的优化与实现

基于DSP平台,针对2D-IDCT运算复杂的特点,对8×8整型离散余弦变换(DCT)正反变换算法进行优化,在运算精度上提出改进,得到最佳参数参与运算,运算结果符合IEEE Standard 1180—1990标准要求。在此标准基础上利用DSP平台特性,在实现上进行多级优化并采用并行流水线结构,使一次IDCT计算耗时在140个周期内。

一种新型面积优化的二维IDCT处理器

本文提出了一种基于行列分解算法的8×8二维反向离散余弦变换(IDCT)处理器。不再需要传统的为保持输入列向量的输入寄存器和并串转换寄存器,这既减小了芯片面积又减小了处理延时。其中的一维离散余弦变换采用查找表实现,作为查找表的ROM比传统的分布式算法的ROM也小的多。我们提出的二维IDCT处理器不仅具有面积优化、低延时、高吞吐率的特点,并且具有规整的、全流水结构,因此非常适合VLSI和FPGA实现。

基于流水线映射的粗粒度可重构运算阵列电路设计

媒体处理算法内在的并行性推动了媒体处理器朝着运算阵列架构的方向发展。在分析了算法映射对电路执行效果的影响后,将运算阵列设计与算法映射相结合,针对如何有效利用阵列提出了一种流水线映射的方案,并分析了该映射方法对系统性能的影响。在此基础之上,以H.264中的IDCT算法为例提取流水线模型,并基于该模型设计出了粗粒度的可重构阵列。实验结果表明,该阵列在功耗、速度、器件利用率等方面具有明显优势,具有较好的应用价值。

MPEG-2音频解码算法优化

以PC机为硬件平台对MPEG-2的音频解码算法进行优化,实现MPEG-2全软件的系统、视频、音频3个部分实时解码。在IDCT和IMDCT中应用了新的快速算法;结合PC机本身的特点及解码过程中有大量的乘加运算采用SIMD(single-instructionmultiple-data)来对程序优化,并在实际运算中也对数据结构进行了优化。通过以上的优化使MPEG-2层II解码的运算量减少了40%以上,在奔腾3/450计算机上只占用不到5%的系统资源。这些优化算法已经应用于奔腾3/800为硬件平台的MPEG-2实时解码器中。