基于IDDQ测试的VLSI门内电阻式桥接故障仿真

为真实模拟集成电路中的桥接故障并评价测试集质量,提出一种基于静态电源电流(IDDQ)测试的逻辑电路门内电阻式桥接故障仿真算法.首先,针对该故障类型,提出一种覆盖率评价标准;其次,利用电路级故障注入与仿真方法构造基本逻辑门单元的故障字典;最后,通过在逻辑电路功能仿真中查询故障信息实现门级的故障仿真.仿真实验表明:相比于传统方法,所提方法能更好地反映测试集对真实桥接故障的覆盖效果,并具备良好的仿真效能.

用于CMOS集成电路的IDDQ测试技术研究

主要介绍了 CMOS电路的 IDDQ测试技术。该技术的实现方法有两种 :一种是片内 IDDQ测试 ;另一种是片外 IDDQ测试。前一种是在被测芯片内 ,设计一个电流传感器。后者是在被测芯片外的负载板上附加一个小电路 ,变 IDDQ为电压测试 。

IDDQ测试方法及发展

本文介绍了IDDQ电流测试方法的基本原理,IDDQ测试在集成电路测试系统上的实现方法。现在IDDQ电流测试成为CMOS电路故障检测的重要项目,已广泛用于测试功能测试不能发现的制造过程所产生的故障。以及随着深亚微米技术出现,IDDQ测试受到严峻的挑战。

基于“IDDQ+IDDT”混合模式的集成电路智能检测技术

本文针对传统的集成电路检测技术不能够有效覆盖现阶段电路检测的实际使用需求和精准要求等问题,提出了一种基于“IDDQ+IDDT”混合模式的新型集成电路智能检测技术,该技术通过重构检测机制、设计检测信号、选取检测向量和优化电路模式等方法,并进一步利用模拟的信号波形校正与Haar小波变换算法提高了检测过程中的成功率,有效保证检测机制的高效运行,仿真实验验证了本文方法的有效性,具有一定的借鉴意义。

基于IDDQ扫描的SOC可测性设计

超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略;本文首先介绍了在CMOS集成电路中的IDDQ测试方法,介绍其基本原理,展示了测试的优越性,CMOS IC本质上是电流可测试,IDDQ和功能测试相结合,可大大改善故障覆盖率,提高测试的有效性;最后提出了一种基于IDDQ扫描的SOC可测性方案,是在SoC扫描测试中插入IDDQ的测试方法,这是一种基于BICS复用的测试技术,并给出了仿真结果最后得出结论。

一种新的Iddq故障定位算法研究

提出了一种新的基于静态电流检测的故障定位算法,该算法依据输入向量序列的响应和电路的结构特征,通过对DUT电路正常情况下的模拟,可直接计算出可能的故障点,并能够完成多故障的定位。实验结果表明该算法能对桥接故障、漏电流故障等进行有效的定位。

IDDQ测试技术及其实现方法

ＩＤＤＱ（即静态电源电流）测试是近几年来国外比较流行的ＣＭＯＳ集成电路测试技术。ＩＤＤＱ测试能够检测出传统的固定值故障电压测试（即ＳＡＦ功能测试）所无法检测的ＣＭＯＳ集成电路内部的缺陷（如氧化层短路，穿通等），所以，能够明显提高ＣＭＯＳ集成电路的使用可靠性。本文叙述了ＩＤＤＱ测试的基本原理和ＩＤＤＱ测试在集成电路测试系统上的实现方法及测试实例。

CMOS电路内结点桥接故障的动态IDDQ可测性研究

采用了动态IDDQ测试方法来探讨静态CMOS电路桥接故障的可测性。

IDDQ测试生成系统模拟实现

采用了一种新的电路描述方法，适用于ＣＭＯＳ开关级电路及桥接故障模型；给出了几个主要的数据类型及操作；介绍了基本算法，并分析了算法的主要特点；根据这一算法，设计了一个实用测试生成系统，并以标准电路Ｔ７４１８１为例。

利用IDDQ技术测试CMOS器件

早在1960年,IC制造者利用I_(DDQ)技术测试器件是否存在功耗过大的问题。现在,I_(DDQ)成为CMOS电路故障检测的重要项目,已广泛用于测试功能测试所不能发现的制造过程所产生的故障。I_(DDQ)和功能测试相结合,可大大改善故障覆盖率,提高测试的有效性。

IDDQ令人费尽心思

当CMOS器件的静态电流(I_(DDQ))测试作为一种几乎必不可少的和十分有价值的测试技术,而引起人们越来越多的注意时,对其应用前景的疑问也随之出现。在1996年IEEE国际测试会议上这两方面都表现得十分明显。 第二届IEEE I_(DDQ)测试研讨会聚集了众多的与会者。但这个会议上,一个名为“在亚微米技术下,I_(DDQ)测试会逐渐消失吗?”的研究小组预测,I_(DDQ)很可能会失去生命力。 导致九十年代后期I_(DDQ)测试升温的因素包括:

裸芯片的IDDQ测试筛选方法研究

IDDQ测试在裸芯片的测试筛选中非常有用,为了获得更高质量与可靠性的产品,许多公司在CMOS生产线中引入了IDDQ测试筛选技术,现在IDDQ测试筛选技术已经作为保证芯片可靠性的重要手段。本文介绍了IDDQ测试筛选技术的重要概念以及其在保证裸芯片可靠性方面的重要作用,并对深亚微米器件中的IDDQ测试筛选方法做了重点介绍。

通过IDDQ测试来发现深层次的缺陷

集成电路的几何尺寸越来越细,金属层越来越多,使传统的测试方法难以检查出潜在的工艺缺陷.幸运的是,一种方兴未艾器件静态电流I_(DDQ)的测试方法可以帮助设计人员发现这些缺陷,还能够找出可能影响到长期可靠性的各种问题.虽然CMOS器件的I_(DDQ)测试难点尚未全部攻克,但这种测试方法当前正在运用,而且具有广阔的发展前景.

IDDQ测试原理及测试优势

本文介绍了 IDDQ测试的基本原理 ,探讨了 IDDQ测试方法在对静态 CMOS电路测试时的重要特征 ,展示了

I_(DDQ)测试技术探讨

本文介绍CMOS电路的静态电流I_(DDQ)测试的有关概念,讨论I_(DDQ)阀值的确定方法和几种测试电路的实现,并对I_(DDQ)测试矢量的产生进行简要评述,指出在深亚微米条件下继续运用I_(DDQ)测试方法的可行性和实现方法。

系统芯片I_(DDQ)可测试设计规则和方法

目的 为了使 IDDQ测试方法对 SOC(系统芯片 ) IC能继续适用 ,必须实现 SOC IDDQ的可测试性设计 ,解决因 SOC设计的规模增大引起漏电升高问题 .方法 传统的电路分块测试方法存在需要增加引腿代价 ,因此是不实际的 .本文提出了一种通过 JTAG边界扫描控制各个内核电源的 SOC IDDQ可测试设计方法 .结果 实验表明该设计不要求专门的控制引腿 ,硬件代价是可忽略的 .结论 本文提出的方法可有效地用于系统芯片的

CMOS电路I_(DDQ)测试电路设计

针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。

一种高速片内电流监控器实现

静态电流(IDDQ)测试的实现方法研究是IDDQ测试领域的重要内容之一,高速、高精度是共同追求的目标。通过分析测试向量改变时流过被测电路的电源电流变化情况,得出制约IDDQ测试速度的主要因素。基于此,采用CMOS0.5μm工艺参数、SPICE仿真工具和模拟集成电路设计规则,提出一种快速、高精度的BICS(片内电流监控器)的设计方案。设计中利用辅助的PMOS开关管和延迟电路,有效地解决测试速度问题。设计出的电路达到了100MHz的测试速率、1A测量精度、500mV的最大电源电压降、50μA以上的故障电流检测能力,可以满足一定的实际应用需要。