基于IEEE 802.16a的OFDM基带调制系统的FPGA设计

本文研究了基于IEEE802.16a的OFDM基带调制系统的实时实现,提出了一种切实可行的IEEE802.16a的OFDM调制方式的FPGA实现方法与结构,并介绍了IFFT运算、QPSK映射和插入循环前缀的具体电路。最后给出了硬件性能分析。

超长可变点数FFT处理器设计与实现

介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)实现了可计算1k^1M点序列长度可变的FFT/IFFT处理器。

基于IEEE 802.11a的OFDM基带处理器的FPGA设计与实现

设计了一种用于IEEE 802.11a的OFDM基带调制处理器。实现了IFFT、插入循环前缀、加窗及训练序列生成等模块的硬件设计。64点FFT/IFFT模块采用单碟形优化4路并行结构,提出了4路并行无冲突地址读写算法,有效地提高了数据吞吐率、减小了面积;采用多级流水线结构的基4蝶形单元,有效地减少了关键路径时延,其最高工作频率可达167 MHz,核心面积为0.58 mm2;整个基带调制系统最高工作频率可达100 MHz,在SMIC COMS 0.18μm工艺下内核面积为0.98 mm2,经硬件联合调试验证设计完全满足高精度、高速及实时处理要求。

实序列并行IFFT在Blackfin DSP上的实现

针对DSP上常用的实序列IFFT算法运算速度慢的缺陷,采用两行实序列合并为一行复序列进行IFFT运算的方法编制了在Blackfin系列DSP上进行实序列基-2 IFFT运算的程序。实验表明,结合DSP指令的并行性及硬件并行结构的软件设计提高了运算速度,完成两行512点实序列的IFFT运算只需要11864个时钟周期,为原来方法所需时间的一半。该方法应用于基于BF561的并行频域OCT图像处理系统中,满足系统实时处理的要求。

OFDM系统中高速FFT处理器的FPGA实现

针对OFDM系统中FFT处理器的设计要求,选择并具体分析FFT基4-DIF算法流程,并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述,并通过了仿真和验证。