基于灰度图谱分析的IP软核硬件木马检测方法

随着芯片设计、制造、封装等流程的分工细化,利用第三方知识产权(IP)软核进行二次开发可以明显提升设计效率,减少重复工作。但是大量非自主可控IP软核被用于加速设计时,可能导致芯片在设计阶段被植入硬件木马,使得芯片安全性难以保证。当前IP软核安全检测方法主要依赖功能测试、代码覆盖率和翻转率分析,或在语义层面进行关键字匹配,且无法对加密IP软核进行检测。在分析硬件木马结构及其在IP软核中实现特征的基础上,利用非可控IP软核与“Golden”IP软核中寄存器传输级(RTL)代码灰度图谱的特征差异,基于Trust-Hub构建“Golden”软核集,提出基于灰度图谱特征的IP软核硬件木马检测模型和算法。以功能篡改型IP软核B19-T100为实验对象,通过调整合适的成像矩阵参数,利用分块匹配对比方式实现硬件木马检测,结果表明,该算法的检测精度达97.18%。在对B19、B15、S38417等5类共18个样本进行测试时,所提算法的平均检测精度达92%以上,表明其可实现对硬件木马的有效识别,检测精度和适用性较强。

基于特征匹配的IP软核硬件木马检测

集成电路设计过程中引入的非受控第三方IP软核较容易被植入硬件木马,以往的功能测试方法较难实现全覆盖检测。为此,分析硬件木马结构及其在IP软核中的实现特征,提出一种基于硬件木马特征匹配的检测方法。给出特征识别流程,构建基于Trust-Hub硬件木马的特征库,在AES算法的RTL,级描述中设计3种不同功能类型的硬件木马电路进行分析。实例结果表明,利用提出的特征匹配方法并结合目标载体特征分析,可在冗余代码不高于10%的精度下实现硬件木马的有效识别。

以太网MAC层IP软核设计方法研究

主要论述了在SOC产品开发中如何设计以太网MAC层IP软核。针对目前以太网MAC层IP软核设计的实际情况,分析了三种常用的IP软核设计方法的优缺点,提出了一种改进的U型IP软核设计方法。并运用此方法先对以太网MAC层IP软核进行层次化的自顶而下设计,再对其进行自底而上地实现与集成,最后得到该IP软核整体。经过对该软核的测试与结果分析,验证了其能够实现以太网MAC层协议功能,达到了设计目标。该研究将对今后的以太网MAC层IP软核及相关产品开发具有重要的参考价值。

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1.1器件IP软核、固核和硬核。详细介绍了USBIP软核的设计和验证技术以及基于0.18μm标准单元的固核与硬核的实现方法。为了提高USBIP的可重用性,引入了总线适配器和可配置总线接口IP核的概念,设计了三种总线适配器。对USBIP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。

视频图像多分辨率变换IP核

讨论一种兼容多种视频信号模式,且可自动调节分辨率的视频显示控制器IP软核的设计。该软核采用插值算法进行图像处理,利用硬件编程语言VHDL对FPGA进行设计,也可利用小波变换方法对图像处理算法进一步优化。

基于FPGA的PROFIBUS-DP从站IP软核的设计

提出一种用FPGA实现现场总线PROFIBUS-DP从站软IP核的设计方案。IP核为单个FPGA上实现一个完整的系统(SoPC)提供极大便利。通过IP核进行模块化设计,采用FPGA直接搭建IP核实现PROFIBUS-DP从站接口SPC3集成芯片的功能。通过实际应用验证了方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源。

基于WISHBONE片上总线的USB2.0设备控制器IP核的设计

随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要。WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法。本文基于WISHBONE片上总线,设计了符合USB2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求。

可重用IP核设计技术研究

介绍了SoC设计方法和IP复用技术现状,探讨了可重用软IP和硬IP的设计方法、软IP设计应遵循的基本原则以及硬IP设计中的接口设计、时钟设计、测试结构设计和布局布线设计等若干个关键技术问题。基于硬IP设计思想,设计一锁相频率合成器IP模块,该模块由5个电路模块构成,集成了频率合成及自动调谐所需的主要部件。该模块在CSMCHJ的0.6μmCMOS工艺线上流片。

基于FPGA的PROFIBUS-DP从站IP软核的设计

介绍了一种基于FPGA内部软IP核实现通信中对现场总线PROFIBUS-DP从站设计方案。IP核的出现为单个FPGA上实现一个完整的系统(SoPC)的设计提供极大便利,利用IP核,设计者通过模块化设计,轻松快速地实现系统复杂的功能。采用了FPGA直接搭建IP核实现了以往的SPC3集成芯片的功能。通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源。

数字水印技术在软IP核保护中的应用

电路软核因费用较低和使用灵活而得到越来越多的应用,但目前的大部分加密方式不适合软核。介绍了一种适用于软IP核设计开始时采用的数字水印嵌入方法,并以4-2编码器为例说明数字水印嵌入软核的方法,并对水印化后电路的性能和开销进行了分析和实验。

移动软交换核心网IP化实现

随着IP技术的发展,通信网络逐渐向全IP网络发展,基于软交换技术和IP技术构建的下一代核心网成为移动运营商的首选。本文从网络改造架构、话路网组网、IP地址规划方面入手,对于软交换核心网IP化的实现进行了分析和探讨。

40Gb/s交换IP软核验证和测试

研究40Gb/s交换IP软核的验证和测试方法。通过建立SDH芯片验证平台和SDH芯片测试平台,实现IP软核的功能仿真、时序仿真和芯片性能测试。使得IP软核质量优良、性能稳定,适应性强,达到了交换IP软核的设计要求。形成了具有自主知识产权的40Gb/s交换IP软核。

一种Javacard虚拟机IP软核设计

Javacard虚拟机的性能提升对Java语言的智能卡应用具有重要意义,高性能可配置器件的出现对于将问题在硬件上解决带来了新契机.本文描述了一种基于Avalon总线的Javacard虚拟机IP软核实现方法,它采用微序列解释执行字节码的微体系结构、Avalon主接口和VHDL格式RTL级软核模型,运用SOPC Builder通用系统开发方法构建了原型系统,实现的IP软核移植方便.

参数化IP软核在视频格式变换系统中的应用

介绍了一种利用参数化IP软核设计视频格式变换系统的新方法。这些IP核具有较高的性能和灵活性,更新方便、开发成本低、可重用性强。验证表明,这些IP软核在视频变换系统中的应用完全能达到设计要求。

基于软核CPU技术的IP电话接口设计

提出了一种基于会话初始化协议的VoIP系统(包括IP电话终端、SIP服务器和PSTN接入端口),并对SIP与PSTN的互联进行了系统级构建。利用Altera的SOPC软核CPU技术和Nios II处理器构建了一个IP电话终端。该设计具有灵活的可扩展性,能够在实现语音通信的基础上较容易地扩展视频接口、短信平台等多媒体功能,给产品用户和运营商提供了一种低成本的多媒体网络通信终端设备,具有广阔的市场前景。

基于可插接IP软核的现代电子系统设计方法

数字系统越来越复杂,但随着FPGA/CPLD的规模越来越大,使用IP核进行电子系统设计将是一个发展趋势.IP核的出现使得设计过程变得十分简单,用户甚至只需要将不同的模块连接起来,就可以实现一个完整的系统.用户可以在自己的FPGA设计中使用这些经过严格测试和优化过模块,减少设计和调试时间,降低开发成本,提高开发效率.

FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。

EPON用户端专用芯片IP软核设计

文章提出一种基于IEEE 802.3ah的以太网无源光网络(EPON)用户端专用芯片设计方案,融合现场可编程门阵列(FP-GA)与IP软核技术实现了光网络单元(ONU)的功能。文中阐述了专用芯片的硬件结构,给出了IP软核设计的整体思路;介绍了专用芯片的测试方法,并从多角度对测试结果进行了论证。结果表明,芯片完全能够满足实际使用要求。

基于嵌入式处理器软核Nios Ⅱ的IP复用技术

本文阐述了Altera公司最新推出的嵌入式处理器软核Nios Ⅱ及其应用系统的开发过程,并结合汽车行驶记录仪的设计给出了一个基于Nios Ⅱ嵌入式处理器的应用实例。文章对现代数字系统设计中的IP复用方法进行了详细的介绍。

USB2.0设备控制器IP软核的设计与实现

介绍一款USB2.0设备控制器IP软核的设计与实现。论文首先介绍USB2.0设备控制器结构原理,然后对各模块设计进行说明,最后采用硬件描述语言VerilogHDL实现了各模块的编码及功能仿真。