基于IP Core的PXI Express接口DMA引擎设计

PXI Express是PCI Express在仪器领域的扩展。采用Xilinx公司的PCI Express端点硬核,详细阐述了一种通用DMA引擎的实现方法,对DMA读写操作流程和设计思想进行了详细的分析和说明,并提出了提高DMA引擎数据传输速率的优化方法。分别在硬件层和软件层进行测试,设计的DMA引擎可以达到较高的数据传输速率,为PXI Express接口提供了一种通用的解决方案,可以满足PXI Express系统中对高数据带宽的传输需求,具有很好的应用价值。

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1.1器件IP软核、固核和硬核。详细介绍了USBIP软核的设计和验证技术以及基于0.18μm标准单元的固核与硬核的实现方法。为了提高USBIP的可重用性,引入了总线适配器和可配置总线接口IP核的概念,设计了三种总线适配器。对USBIP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。

可重用IP核设计技术研究

介绍了SoC设计方法和IP复用技术现状,探讨了可重用软IP和硬IP的设计方法、软IP设计应遵循的基本原则以及硬IP设计中的接口设计、时钟设计、测试结构设计和布局布线设计等若干个关键技术问题。基于硬IP设计思想,设计一锁相频率合成器IP模块,该模块由5个电路模块构成,集成了频率合成及自动调谐所需的主要部件。该模块在CSMCHJ的0.6μmCMOS工艺线上流片。

基于嵌入式微处理器IP核的SoC物理设计

介绍了嵌入式微处理器IP硬核及SoC的物理设计方法和流程。针对SoC的复杂系统结构与有限物理实现面积之间的矛盾,通过采用改变Cache存储器类型、减少IP核引脚数量、IP核双边摆放引脚、区分高低频时钟、优化电源网络以及SoC顶层采用四层引出Pad等措施,对减小物理实现面积,优化时序特性的方法进行了一些探索。SoC电路经测试,其结果表明,SoC电路内嵌的微处理器在常温(25℃)常压(1.2V)条件下最高工作频率可以达到500MHz,功能正确,功耗小于2.0m W/MHz。这些措施对IP硬核的实现、SoC设计及基于标准单元库和可复用IP核的超大规模集成电路设计,具有一定的指导意义。

IP硬核无损测试技术

针对大量IP硬核精准、快速的测试验证需求,在分析现有IP硬核测试技术的基础上,研究了IP硬核无损测试技术。通过设计模拟用户片上系统（SOC）的通用评估系统,将被测IP硬核嵌入在测试电路中,并引入软硬件补偿结构,对信号时序进行校准补偿,对IP硬核精确输入进行控制和监测。结合外部自动测试设备（ATE）与片上评测电路,实现对IP硬核的功能、性能以及可靠性等的精确验证。实际完成了一款基于片上评测电路的静态随机存储器（SRAM）IP硬核测试设计与验证,实现该IP硬核关键时序参数测试,以数据建立时间这一参数为例,分析了其具体测试方法并得到测试结果。采用该测试技术,IP硬核时间参数的测试精度可达ps级,相较于IP硬核封装后测试,充分体现了结果数据的精确性。

基于FPGA的PCIe总线接口的DMA传输设计

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景;本设计使用Altera公司FPGA提供的PCIe IP硬核提出了一种实现PCIe接口的方法,并针对其高带宽的优势,设计了PCIe总线的高速DMA数据传输方案;利用自行开发的PCIe接口板,在QuartusⅡ11.0开发环境下进行SignalTapⅡ在线仿真并实际传输验证,DMA传输带宽在500MB/s以上,表明该设计方案可以满足PCIe总线传输带宽的要求。

基于PCIe总线的高速数据采集卡设计与实现

针对高速数据采集系统中对数据实时处理和高速传输的需要,使用Altera公司FPGA提供的PCIeIP硬核设计了一种基于PCIe总线的高速数据采集卡。重点从采集卡整体设计、硬件接口以及软件程序实现等几个方面进行分析阐述,并针对其高带宽的优势,比较详尽地介绍了PCIe总线的高速DMA数据传输状态机的实现方法。在QuartusⅡ11.0开发环境下利用SignalTapⅡ在线调试并进行实际传输验证,测试表明该采集卡的传输速度满足了高速采集领域的要求,并且性能稳定。

基于FPGA的FLAC音频硬解码的设计与实现

针对高保真FLAC音频播放系统中软件解码效率低下、占用系统资源大的问题,提出一种基于FPGA的FLAC音频硬解码的设计方案。分析了FLAC音频基本编解码原理,并详细介绍了基于现场可编程门阵列(FPGA)器件的FLAC解码器各模块的设计思想和实现。利用Verilog语言在Quartus II的开发环境中进行设计输入与仿真验证。实验测试结果表明,该FLAC解码器设计灵活、工作稳定可靠、解码效率高,可作为IP核应用于不同SoC的无损音频播放系统中。

基于FPGA的PCIe总线DMA传输的设计与实现

串行的PCIe接口是第3代I/O互连标准,具有高速率和高带宽等特点,克服了传统PCI总线在系统带宽、传输速度等方面的固有缺陷,具有很好的应用前景。使用FPGA来设计基于PCIe总线的数据传输,可以降低硬件的设计成本,提高硬件集成度的同时还能利用FPGA的可编程特性提高设计的灵活性与适应性。在对PCIe总线、FPGA内嵌PCIe硬核结构以及PCIe传输报文进行简要概述的基础上,提出了一种在FPGA内嵌PCIe硬核的基础上实现DMA传输的解决方案,较为详细地阐述了设计方案,对设计进行了评估与分析,并给出了传输带宽的测试结果。

基于SOPC的并网逆变器设计

针对日前基于串行结构控制器设计的并网逆变器存在运行速度慢、并网电流质量差的问题,以并行结构控制器FPGA为开发平台,提出了一种基于SOPC控制技术实现的并网逆变器新架构。该架构采用带电网电压前馈的直接电流PI控制策略,用硬件实现算法,提升了系统的运行速度及整体性能。论文设计了控制策略的调节器参数,并构建了逆变器并网控制系统的IP硬核。1 k W的样机测试结果表明:该方案具有并网电流质量好、同步跟踪能力强的优点。