IBIS建模和PCB信号完整性分析

随着数字系统中时钟频率的提高,PCB上的信号完整性也日益成为设计过程中不可忽略的问题.文中通过阐述IBIS模型的建立和PCB板上信号完整性的分析,介绍了一种必要的基于IBIS模型建立的信号完整性仿真及分析方法,例举了时钟网络设计的反射仿真结果对比.

FPGA与DDR2 SDRAM互联的信号完整性分析

论述了Virtex-5和DDR2 SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。

基于IBIS模型的仿真分析在SDRAM印刷电路板设计中的应用

针对高速数字视频系统印刷电路板(PCB)设计中由于传输线的高频特性导致的信号完整性问题,通过输入/输出缓冲器信息规范(input/output buffer information specification,IBIS)模型对TI公司提供的TMS320DM642芯片扩展的外部存储器的反射仿真以及对同步动态随机存储器(SDRAM)的时序仿真来优化数字视频系统的PCB的设计.结果表明,使用这些设计方案可以有效地提高信号完整性,从而增强高速数字视频系统的可靠性.

基于Siwave与ADS的高频仿真

在DDR2(Double Data Rate 2)存储器的供电网络和信号传输网络设计中,由于存储器的工作频率很高,所以不可避免的会遇到高频完整性问题。借助Siwave软件对相关电源网络,进行谐振分析和阻抗分析;借助ADS(Advanced Design System)软件对信号网络,进行S参数和IBIS(Input/Output Buffer Information Specification)接口分析。在频率高于100 MHz时,电源阻抗大于2Ω,信号噪声也超过300 mV。通过添加去耦电容、改动走线等方法,能够减小阻抗,抑制信号噪声,把电源和信号噪声控制在5%以内。

一种高频时钟源的设计与实现

目的 研究一种用于高速数据采集的高频时钟源的设计与实现 .方法 在其物理实现中采用微带传输线的连接方式及多种抗干扰设计 ,进行了基于输入 /输出缓冲参数特性 ( IBIS)模型的信号完整性分析及软件仿真 .结果 给出了示波器实测的高频时钟源输出结果 .该时钟源可输出 5 0 0 MHz或外接信号源频率的两路正交差分 ECL 时钟信号 .结论 系统工作稳定可靠 。