基于JTAG接口的多通道测试系统设计

为了实现雷达数字接收机的自动采集与分析,通过电路的JTAG接口和Quartus软件的SignalTap功能,将数字IQ数据进行采集和存储,经过嵌入式MATLAB的组合封装和LabVIEW测试算法的通用化分析,实现了多通道数字化接收机性能指标的便捷化测试,提升了系统的自动测试效率。

MCU模拟JTAG的FPGA在线升级设计

FPGA芯片具有灵活性高、速度快和成本低等优点,被广泛应用于对系统实时性和可靠性有较高要求的领域,如航空航天领域和核电DCS领域。FPGA芯片固件的烧写一般是通过专用的JTAG调试器,但是FPGA设备在大规模工程应用之后,无法通过专用的JTAG设备进行更新和维护。为了便于大规模应用和后期维护,本文提出基于MCU模拟JTAG的方法来实现对FPGA的升级更新。设计上位机分包发送应答机制可以保证升级包下载阶段数据下载的可靠性,设计MCU模拟JTAG来实现FPGA外置Flash的升级更新。该升级系统将用于NuCON核电DCS的I/O设备上,对于设备的大规模工程应用具有重要意义。

基于JTAG的计算机硬件实验系统的设计与实现

介绍了一种利用自建JTAG边界扫描结构、基于FPGA实现的计算机硬件实验教学系统。针对系统中计算机与FPGA内实验电路的信息交换以及对实验电路的运行控制两个关键点进行了研究,将边界扫描测试协议作为信息传递手段实现了计算机与FPGA内部实验电路以及运行控制器之间的数据通信。设计了自建JTAG边界扫描结构,并设计了相对通用的运行控制器以实现对不同计算机硬件课程不同实验电路的运行控制。设计以STM32作为主控芯片的USB和JTAG协议之间的协议转换器,用以连接计算机和FPGA中的自建JTAG边界扫描结构。以16位微程序控制的微处理器作为目标实验电路,在AlteraDE2-115教育开发板上对该系统进行了实现和验证。试验表明,该系统在可靠性、稳定性等方面均能满足高校计算机硬件实验的需求。

基于UVM和C语言验证JTAG调试协议的研究与实现

芯片验证中,JTAG协议功能的好坏决定了芯片流片回来后是否具有可调试状态。多数情况下是编写一段既冗长且不易维护的TestBench代码进行验证;有些情况依赖FPGA原型验证手段去验证JTAG协议,但在该情况下,一些模块需进行FPGA资源替换,无法保证与RTL级网表一致,可能导致流片后回来的芯片JTAG调试不通。针对这些情况,结合UVM方法学的通用性和C语言的便利性,提出一种基于UVM和C语言联合验证JTAG调试协议的实现方法。UVM搭建验证JTAG协议的框架,C语言侧编写测试用例,用例通过调用UVM侧实现的芯片JTAG接口驱动时序的方法来到达实现C语言验证芯片JTAG协议的结果。

基于JTAG的高效调试系统设计与实现

为了给自研处理器芯片提供一种高效方便的调试方法,提出了一种基于JTAG的片内调试系统设计方法。该调试系统在遵循JTAG标准协议的基础上,简化片内调试硬件模式设计,以较少的硬件开销和精简高效的专用调试指令设计,不仅实现了调试中断、指令/数据断点设置、单步执行及寄存器/存储器数据读写等基本调试功能,还支持现场保护与恢复、Trace Buffer、指令插入执行等高级调试功能。经实际芯片测试证明,该调试系统具有兼容JTAG协议、功能全面、灵活高效、结构简单、便于操作等特点。

JTAG技术的发展和应用综述

JTAG作为测试标准已为芯片设计与制造厂商接受和应用。文章概述了JTAG技术在测试领域的典型应用。同时,随着深亚微米工艺的采用,以及千兆时钟时代的来临和SOC的发展,JTAG已出现很多新的应用和实现方法。着重探讨了JTAG的发展,及其在信号完整性测试、嵌入式调试、差分信号测试等技术中的应用。

基于JTAG标准的处理器片上调试的分析和实现

介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。

一种基于JTAG接口的片上调试与性能分析方法

介绍了一种复用JTAG标准接口来实现处理器片上调试和性能分析的方法.以SuperV DSP处理器为研究对象,通过设计调试和性能分析模块以及相应指令,实现了运行控制,断点设置等调试功能以及统计执行周期数,Cache缺失率等性能分析数据的功能,极大地方便软件开发和应用程序优化,同时对处理器性能和功耗影响甚微.

基于JTAG和FPGA的嵌入式SOC验证系统设计与实现

文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试。此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性及可测性问题。

采用JTAG结构实现SoC芯片的片上仿真器及接口

片上仿真(OnChipEmulation)是系统级芯片(System-on-a-Chip,SoC)进行调试与诊断的新型方法。文章讨论了一种采用JTAG结构实现SoC芯片片上仿真器的方法。此方法已应用于以CCORE为核心的SoC设计平台上。

JTAG边界扫描技术在高速路由器硬件测试中的应用

硬件系统的规模越来越大，复杂度越来越高，对其进行测试也越来越困难，ＪＴＡＧ边界扫描技术较好地解决了传统测试的不足。但是在高速路由器的体系结构中，应用ＪＴＡＧ边界扫描进行插件导通测试遇到了困难。介绍了ＪＴＡＧ边界扫描的概念及基本协议，针对高速路由器的硬件结构，提出了一种灵活利用ＪＴＡＧ边界扫描进行插件导通测试的方法，并详细介绍了该工作方法的工作原理及实现。

一种基于JTAG的软硬件协同SOC调试接口

提出了一种处理器片上调试系统。使用科学的设计方法学完成了硬件与软件部分的设计,采用优化策略改进了硬件部分,得到了测试覆盖率高、稳定性较高、实时性较好的可调试SOC。软件部分通过层次化设计,连接硬件和UI,具有一定的价值。

基于JTAG的片上调试器与调试系统的设计实现

提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。

基于JTAG技术的嵌入式交叉调试软件

介绍了JTAG交叉调试技术及Xscale芯片的增强调试功能,并在此基础上给出一种嵌入式交叉调试软件系统的设计及实现。主机端环境为LINUX操作系统,并利用GDB调试软件,目标系统采用Xscale芯片。该系统的特点是纯软件实现,廉价方便。

一种带有流水线追踪器的JTAG ICE调试电路设计

针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In-CircuitEmulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构─“流水线追踪器”。此JTAG调试电路与IEEE1149.1标准兼容,具有设置断点、单步、查看或修改CPU寄存器/内存空间、在线FLASH编程等多种功能。

基于DSP系统的增强型JTAG接口

针对通用JTAG端口不能在远距离对高速处理器进行仿真的问题,提出增强型JTAG接口方案。通过讨论高速处理器的JTAG端口信号的特征和时序,定性分析JTAG接口不能用于远距离仿真的原因。对通用JTAG接口进行信号驱动以及信号完整性补偿,给出接口的电路图和测试结果。实验结果表明,增强型JTAG接口可在120cm外对高速处理器进行仿真。

嵌入式系统中的JTAG接口编程技术

分析了嵌入式系统开发中常用的三种芯片编程方法,介绍了JTAG接口的标准、工作原理及在芯片中的实现,根据JTAG接口所提供的边界扫描功能,通过PC机并行接口模拟JTAG接口的时序,实现了使用目标系统中微处理器的JTAG接口对系统程序存储器FLASH的编程。

基于JTAG的DSP处理器嵌入式调试接口设计

介绍了基于IEEE1149.1 JTAG协议的DSP处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计,进行了详细的阐述。该接口成功地应用于32bits DSP处理器MD32中,通过了FPGA验证和仿真验证,证明了其设计的正确性,具有很好的参考价值。

JTAG调试技术及其ARM仿真器应用

文中在介绍 JTAG 调试技术的基础上,介绍一种 JTAG ARM 仿真器,并给出应用实例。

基于JTAG标准的边界扫描在通用CPU中的设计

剖析了JTAG标准的精髓,分析了其组成﹑功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。