基于FPGA的LVDS总线控制器的设计与实现

为保证在高速、多负载条件下LVDS总线的运行状态和传输速率满足应用需求,基于FPGA设计LVDS总线控制器,协议上优化了LVDS的总线占用方式、信号传输逻辑,并在物理层优化了总线结构以及节点接口。为防止低压差分信号失真以及接口失锁问题,采取信号编码和失锁预防措施,保证信号的稳定,增强总线的可靠性。经验证,该方案可提高总线带负载能力,保持高速率下的可靠传输。

基于FPGA的LVDS多通道视频流自动校准设计与实现

基于Micro-LED产品系列,设计了一种基于FPGA的LVDS自动校准多通道视频流传输系统。系统平台外挂GSV2011解码芯片,把解码得到的2K@120Hz/4K@60Hz视频流信号,通过自定义封装为80bit数据推送到LYDNT27001恒流源显示驱动芯片。系统中视频流数据传输涉及多级FPGA芯片数据传输,使用LVDS低压差分传输技术,在数据流传输过程中找到参考端和监视端信号,从而去调节SerDes中数据位对齐和采样稳定性的问题。该系统视频流数据通过LVDS多通道传输,传输速率可达10 Gb/s。此试验工程表明,该系统能够稳定、可靠、高效工作,具备一定的工程实用价值。

基于先进CMOS工艺的多通道Gbps LVDS接收器

在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自适应LVDS接收器。通过采用数据时钟恢复技术产生一个多相位的采样时钟,并结合ADC的测试模式来确认每一个通道的采样相位,能够自动对每一个通道的延时分别进行调整,以达到对齐各通道采样相位点,保证数据正确采集的目的。最后,基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试,仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位,且最大的采样相位调节范围为±3 bit,信噪比大于65 dB,满足了设计要求和应用需求。

应用于红外读出电路的LVDS接收电路设计

在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。

基于高速LVDS接口的FPGA高可靠远程更新系统技术研究

为节省FPGA升级工作的时间和成本,设计了一种利用LVDS替代传统JTAG方式升级的FPGA程序方法,该设计主要由Xilinx FPGA、LVDS芯片、Flash芯片和串口连接线等组成。采用MultiBoot双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA升级方法,节省升级工作的时间和成本。

多种分辨率HDMI接口的TMDS信号转为LVDS格式实现方法研究

为了将图像仿真系统输出的高清多媒体接口(High Definition Multimedia Interface,HDMI)最小化传输差分信号(Transition Minimized Differential Signaling,TMDS)转换为摄像头模组接口低电压差分信号(Low-Voltage Differential Signaling,LVDS),文章联合使用ITE68051芯片和现场可编程逻辑门阵列芯片(Field Programmable Gate Array,FPGA)实现了相应的转换。首先,将高清、超高清HDMI接口的TMDS信号通过ITE68051视频处理芯片进行TMDS解码,以双端口方式输出并行RGB数字信号;然后,应用FPGA易编程性的特点,将多种分辨率的RGB信号转换为相应的LVDS信号。联合应用ITE68051和FPGA芯片架构的转换系统,便于视频设备之间的兼容和系统后续升级,为自动驾驶仿真系统的视频信号输入提供了可靠的硬件接口通道。

基于LVDS总线的故障注入系统设计

针对现有故障注入器的故障注入速度低,无法与高速微处理器的处理速度相匹配的问题,设计了一种基于LVDS总线的故障注入系统,该系统通过LVDS总线收发数据,FPGA为编解码芯片,在Linux系统中构建函数模型,通过对底层芯片的控制,搭建与LINUX系统中函数模型对应的故障模型,能够实现物理层、电气层和协议层的故障模拟和注入功能。最后,通过故障注入实验,得出本故障注入系统的故障注入速度可达到144 MHz左右,验证了该系统功能的实用性与先进性。

基于M-LVDS/RS485双速率通信系统设计

在复杂的通信系统中,相同的设备往往需要根据实际情况进行不同速率的传输,设计出基于M-LVDS/RS485一种双速率通信系统。该通信系统核心板采用Alinx公司的ZYNQ系列的7035,M-LVDS采用TI公司的DS91M040接口芯片,RS485采用Maxim Integrated的ADM2565E接口芯片。该设计以FPGA为核心控制器,ARM9上进行数据处理,通过连接器实现M-LVDS的100 Mbps和RS485的20 Mbps双速率的数据传输,同时支持以太网口与上位机进行调试。

基于LVDS的高精度采集系统的设计

在航空航天领域,为了实现对飞行器上所搭载的传感器信号的采集和传输,必须满足高精度和高可靠性的要求。由于飞行器舱内噪声环境复杂,各通道间容易出现信号串扰。针对高精度的测量要求,设计了以LVDS为通信传输的压力数据采集系统。该系统以分为采集和传输两大部分,采集模块搭建了限流保护电路和高精度的调理电路,并设计了16倍过采样的时序。传输模块以LVDS作为接收和发送单元,在保证传输稳定性的前提下提高总线码速率。经过功能仿真验证分析,所设计的采集系统受噪声影响大大降低,且传输速率不低于240 Mbit/s,采集系统的信噪比不低于77 dB。

基于PCIe和M-LVDS的数据传输系统设计与实现

针对某光刻调焦调平测量系统研究项目的数据采集以及测试需求,设计了基于PCIe和M-LVDS的数据传输系统,实现了数据采集板与主控板、主控板与上位机之间的通信。数据采集板采用FPGA作为主控芯片,利用AD7608芯片同步采集多路Si光电二极管光电流经转换放大后的电压,并基于M-LVDS链路与主控板建立数据通道和控制通道;主控板采用Zynq作为主控芯片,通过高速串行总线PCIe与计算机进行通信,并设计灵活可靠的数据交互机制;基于Qt Creator开发了上位机软件,用于实现指令下发、数据采集等功能。测试结果表明:系统各部分工作正常,各数据交互机制能够稳定可靠地运行,可以满足项目预研阶段的需求。

支持数据缓存的LVDS-以太网转接板设计

低电压差分信号(LVDS)具有抗干扰能力强、传输距离远等优点,已被广泛应用于嵌入式系统各模块间的数据传输。同时,在实际应用中,模块与主机间的连通接口采用千兆以太网网口来提高数据交互速度。一种LVDS-以太网转接板设计可以用于模块与主机间的信息交互,满足LVDS信号到以太网传输信号的转换需求。转接板采用可扩展处理平台作为核心处理芯片,利用片内高速总线加快数据传输,实现高效、轻量化设计。通过增加数据缓存功能电路及对应逻辑,有效提高了处理器的工作效率,避免数据丢失。经过模块的系统测试验证,LVDS-以太网转接板能够实现LVDS信号到网口的转接需求,并支持数据缓存功能。

基于LVD变换的大时宽带宽信号雷达高速目标检测方法

随着电子战及超高速武器的快速发展,在现有雷达体制下,传统目标探测技术面临着严峻的挑战。为了在提高雷达高速目标的检测性能的同时,兼顾雷达抗干扰能力和战场生存能力,雷达发射需具有低截获特性的大时宽带宽信号。这种情况下,高速运动目标产生尺度效应和脉内多普勒使得匹配滤波失效。针对该问题,提出一种基于吕氏分布(LVD)的大时宽带雷达信号高速多目标检测方法。该方法对高速目标回波的自相关函数进行尺度变换,消除时间变量与延迟变量之间的耦合;再通过2D-FFT变换将回波能量在变换域中积累成峰值;最后通过峰值检测实现对高速目标的检测与参数估计。仿真分析表明,该方法不仅在低信噪比(SNR)下具有较高的检测性能,并且在复杂场景中能够检测多个目标,同时具有较高的参数估计精度。

基于FPGA的BLVDS高速通信总线设计

测试总线是测试系统中的一个重要环节,是准确传输信号的关键。详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存。实验结果表明,该总线通信速度快、稳定、可靠。

某车型LVDS线束的优化及设计

随着汽车娱乐显示功能增多,以及客户对高清显示要求越来越高,LVDS(高清音视频线)的使用越来越普及。但由于零部件制造过程复杂且精度要求高、整车布局、零件匹配等因素影响,LVDS线束易导致黑屏、花屏、闪屏等问题发生,影响客户使用体验,进而引起客户强烈抱怨,因此,对于LVDS线束问题汇总研究,有助于对后续车型开发提供借鉴意义。

一种基于FPGA的LVDS数据串并转换设计

LVDS传输方式越来越多地应用在高速的信息传输中,而基于FPGA的LVDS数据接收也得到了更广泛的应用。文章介绍了一种基于FPGA的LVDS数据接收的实现方案,对LVDS串行数据进行了串行到并行的转换。通过实际验证,该方法实现了LVDS串行数据的并行处理,保证了转换过程中数据的实时传输。

ADI ADN4693E-1多点低压差分信号(M-LVDS)收发器解决方案

ADI公司的ADN4693E-1是一款多点低压差分信号(M-LVDS)收发器(驱动器和接收器对),工作速率最高可达200 Mbps(100 MHz)不归零(NRZ).接收器可在该器件的共模电压范围内利用低至±50 m V的差分输入检测总线状态.从总线引脚上实现高达±15 k V的静电放电(ESD)保护.ADN4693E-1遵循M-LVDS的TIA/EIA-899标准设计,为TIA/EIA-644LVDS器件添加了额外的多点能力.

基于LVDS的高速远距离传输优化设计

针对远距离高速LVDS信号在传输时存在抗干扰能力差、失锁、误码以及丢数等问题,在硬件和软件两方面都做出相应优化设计。在硬件设计上,发送端采用驱动器实现预加重技术,增大电压输出摆幅,增加磁隔离器,增强抗干扰能力,接收端使用均衡器补偿信号在传输中的损耗;在软件逻辑上,设计了一种新型具有自纠错的6B/10B编码方式,对有效数据增加监督码元,不仅可以均衡频谱来减少串扰,且保障了数据的正确性,满足高速传输的可靠需求。多次试验结果表明,该设计可以实现在100 m双绞线屏蔽电缆下400 Mb/s的无误码可靠传输。

自适应均衡器在LVDS总线长距离传输中的应用

自适应均衡器可自动为信号损耗提供补偿,使电缆传来的串行数字信号可以重新恢复其原有强度。利用这一特点,采用高速串行数字接口(SDI)自适应电缆均衡器及电缆驱动器芯片构建系统,可以扩大LVDS技术的数据传送范围,以满足高速率条件下长距离传送的要求。详细介绍自适应电缆均衡器CLC012的结构和工作原理;给出以Belden型同轴电缆和五类未屏蔽双绞线为载体进行实验的结果。

LVDS低功耗高速驱动电路设计

目前现存的LVDS驱动不能在低供电电压下工作,双电流源(DCS)LVDS驱动和开关电流源(SCS) LVDS驱动等两种新驱动适用于低电压应用。同时,这两种驱动大大减少了功耗以及器件尺寸,并且可以以超过1 Gb/s的速度传输数据。在高速数据采集系统中,有很好的应用前景。

抗单粒子辐射LVDS驱动器设计

为了减小单粒子效应对低电压差分信号(Low Voltage Differential Signal,LVDS)驱动器电路的影响,对LVDS内部模块电路进行单粒子脉冲仿真,找出电路中单粒子敏感节点,并进行单粒子加固设计。该电路基于0.18μm 1P5M CMOS工艺实现,传输速率为200Mbps,版图面积为464×351μm^(2),在3.3V电源电压下功耗为11.5mW。辐射试验采用Ge粒子试验,在入射能量为210MeV,线性能量转移LET为37.3MeV·cm^(2)/mg辐射情况下,该LVDS驱动器电路传输数据未发生错误。