基于FPGA的LVDS总线控制器的设计与实现

为保证在高速、多负载条件下LVDS总线的运行状态和传输速率满足应用需求,基于FPGA设计LVDS总线控制器,协议上优化了LVDS的总线占用方式、信号传输逻辑,并在物理层优化了总线结构以及节点接口。为防止低压差分信号失真以及接口失锁问题,采取信号编码和失锁预防措施,保证信号的稳定,增强总线的可靠性。经验证,该方案可提高总线带负载能力,保持高速率下的可靠传输。

应用于红外读出电路的LVDS接收电路设计

在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。

基于LVDS总线的故障注入系统设计

针对现有故障注入器的故障注入速度低,无法与高速微处理器的处理速度相匹配的问题,设计了一种基于LVDS总线的故障注入系统,该系统通过LVDS总线收发数据,FPGA为编解码芯片,在Linux系统中构建函数模型,通过对底层芯片的控制,搭建与LINUX系统中函数模型对应的故障模型,能够实现物理层、电气层和协议层的故障模拟和注入功能。最后,通过故障注入实验,得出本故障注入系统的故障注入速度可达到144 MHz左右,验证了该系统功能的实用性与先进性。

基于LVDS的高精度采集系统的设计

在航空航天领域,为了实现对飞行器上所搭载的传感器信号的采集和传输,必须满足高精度和高可靠性的要求。由于飞行器舱内噪声环境复杂,各通道间容易出现信号串扰。针对高精度的测量要求,设计了以LVDS为通信传输的压力数据采集系统。该系统以分为采集和传输两大部分,采集模块搭建了限流保护电路和高精度的调理电路,并设计了16倍过采样的时序。传输模块以LVDS作为接收和发送单元,在保证传输稳定性的前提下提高总线码速率。经过功能仿真验证分析,所设计的采集系统受噪声影响大大降低,且传输速率不低于240 Mbit/s,采集系统的信噪比不低于77 dB。

支持数据缓存的LVDS-以太网转接板设计

低电压差分信号(LVDS)具有抗干扰能力强、传输距离远等优点,已被广泛应用于嵌入式系统各模块间的数据传输。同时,在实际应用中,模块与主机间的连通接口采用千兆以太网网口来提高数据交互速度。一种LVDS-以太网转接板设计可以用于模块与主机间的信息交互,满足LVDS信号到以太网传输信号的转换需求。转接板采用可扩展处理平台作为核心处理芯片,利用片内高速总线加快数据传输,实现高效、轻量化设计。通过增加数据缓存功能电路及对应逻辑,有效提高了处理器的工作效率,避免数据丢失。经过模块的系统测试验证,LVDS-以太网转接板能够实现LVDS信号到网口的转接需求,并支持数据缓存功能。

ADI ADN4693E-1多点低压差分信号(M-LVDS)收发器解决方案

ADI公司的ADN4693E-1是一款多点低压差分信号(M-LVDS)收发器(驱动器和接收器对),工作速率最高可达200 Mbps(100 MHz)不归零(NRZ).接收器可在该器件的共模电压范围内利用低至±50 m V的差分输入检测总线状态.从总线引脚上实现高达±15 k V的静电放电(ESD)保护.ADN4693E-1遵循M-LVDS的TIA/EIA-899标准设计,为TIA/EIA-644LVDS器件添加了额外的多点能力.

基于FPGA的BLVDS高速通信总线设计

测试总线是测试系统中的一个重要环节,是准确传输信号的关键。详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存。实验结果表明,该总线通信速度快、稳定、可靠。

某车型LVDS线束的优化及设计

随着汽车娱乐显示功能增多,以及客户对高清显示要求越来越高,LVDS(高清音视频线)的使用越来越普及。但由于零部件制造过程复杂且精度要求高、整车布局、零件匹配等因素影响,LVDS线束易导致黑屏、花屏、闪屏等问题发生,影响客户使用体验,进而引起客户强烈抱怨,因此,对于LVDS线束问题汇总研究,有助于对后续车型开发提供借鉴意义。

一种基于FPGA的LVDS数据串并转换设计

LVDS传输方式越来越多地应用在高速的信息传输中,而基于FPGA的LVDS数据接收也得到了更广泛的应用。文章介绍了一种基于FPGA的LVDS数据接收的实现方案,对LVDS串行数据进行了串行到并行的转换。通过实际验证,该方法实现了LVDS串行数据的并行处理,保证了转换过程中数据的实时传输。

自适应均衡器在LVDS总线长距离传输中的应用

自适应均衡器可自动为信号损耗提供补偿,使电缆传来的串行数字信号可以重新恢复其原有强度。利用这一特点,采用高速串行数字接口(SDI)自适应电缆均衡器及电缆驱动器芯片构建系统,可以扩大LVDS技术的数据传送范围,以满足高速率条件下长距离传送的要求。详细介绍自适应电缆均衡器CLC012的结构和工作原理;给出以Belden型同轴电缆和五类未屏蔽双绞线为载体进行实验的结果。

LVDS低功耗高速驱动电路设计

目前现存的LVDS驱动不能在低供电电压下工作,双电流源(DCS)LVDS驱动和开关电流源(SCS) LVDS驱动等两种新驱动适用于低电压应用。同时,这两种驱动大大减少了功耗以及器件尺寸,并且可以以超过1 Gb/s的速度传输数据。在高速数据采集系统中,有很好的应用前景。

1 Gbps低功耗轨到轨mini-LVDS接收器

一款用于芯片间高速通讯的微型低压差分信号(mini Low Voltage Differential Signaling,mini-LVDS)接收器,利用新型的差分输入级实现了轨到轨的输入,以共用负载管的NMOS和PMOS输入对来接收信号,二极管连接的负载管钳制稳定了输出的共模、差模。同时输入级增益不受偏置电流制约,功耗低。NMOS输入对以差分对形式工作,能抑制共模、差模噪声。

基于CRC校验的高速长线LVDS传输设计

针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400 Mbit/s的速率,在由4段10 m屏蔽双绞线组成的40 m传输线上可实现零误码率传输。

基于FPGA的LVDS高速差分接口应用

LVDS技术具有低电压、低功耗和高速传输等特点。本文给出了FPGA的LVDS接口的电路设计方法,采用FPGA实现数据并/串转换,并通过DDR双倍数据率技术进一步提高了数据传输速率及系统实时处理能力,为具有一定传输距离的设备间的互联提供了高速可靠的传输方案。

LVDS技术在高速多通道图像采集系统中的应用

针对CMOS图像传感器输出通道多、传输速率高的特点,将LVDS技术应用于采集系统中,提出一种适用于高速多通道图像数据采集的采集系统。详细介绍了LVDS技术和应用、图像数据传输部分的硬件构成、接口设计以及工作原理。

LVDS接口终端匹配技术研究

利用传输线理论分析了LVDS的特性阻抗,将此作为终端匹配的依据,讨论了几种典型LVDS接口的匹配方案和抗噪声措施,并通过试验验证了匹配效果。

基于LVDS技术的高速图像采集系统的设计

针对图像传感器采集数据量大、传输通道多、传输速度快等特点,将LVDS技术应用于图像采集系统,提出了一种基于LVDS技术的多通道高速图像采集系统。详细介绍了LVDS技术的基本工作原理、技术特点,并结合实际设计要求,重点阐述了多通道高速图像采集系统的总体结构和各部分的硬件构成及系统控制部分的软件设计流程。同时,对于不同的图像尺寸和SPI接口情况进行了FPGA内部模块的系统仿真,证明整个系统能够实现对数据量高达5.9 Gbit/s的1280×1024图像阵列的实时采集和数据传输功能。

8b／10b编码实现LVDS交流耦合传输中的直流平衡

LVDS在高速数据传输中得到了广泛应用,但在传输过程中存在交流耦合,使得连续出现的0或1信号传输会出现丢数、误码等问题。通过介绍直流平衡在交流耦合中的作用,采用8b/10b编码的方法,实现了直流平衡。同时说明了8b/10b编码的具体实现过程中的重点和细节。通过仿真和实际数据收发,证实了该方案的可行性、准确性,提高了LVDS数据传输能力。

多通道高速串行LVDS信号解串器设计

由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流。采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持。同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台。针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6FPGA的解串器逻辑电路。实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收。

基于LVDS的高可靠性长线传输设计

针对高速数据远距离传输时可靠性低的问题,提出了一种基于LVDS的高可靠性长线传输系统。采用电流环传输指令,增强其抗干扰能力,并在逻辑上设计了双重计数消抖的防指令误判技术;重点介绍了一种简单、易实现的10B/6B向前纠错编码,以牺牲一定有效带宽为代价,通过对线上传输的有效数据增加监督码元,大大降低了数据传输的误码率。经实践验证,在总长119 m,由多级低频电连接器连接的屏蔽双绞线上,该系统实现了418 Mbit/s码率串行数据的零误码率传输。