一种双三次插值实时超分辨率VLSI设计

视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%.

在VLSI制造中基于辅助图形的灰度光刻形成三维结构

半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。

求解VLSI电路划分问题的混合粒子群优化算法

电路划分是VLSI物理设计过程中的一个关键阶段.该问题本质上是一个NP困难的组合优化问题.针对该问题,提出了一种带FM策略的混合粒子群优化算法.引入遗传算法的两点交叉算子和随机两点交换变异算子,保证了粒子在位置更新后依然可行;为了提高算法的局部搜索能力,将具有较强局部搜索能力的FM策略融入算法的位置更新;设计了种群多样性变异策略,提高了种群多样性,避免了易陷入局部最优的缺陷.对ISCAS89标准测试电路的仿真实验结果表明,所构造的算法是有效的.

开发LSI DAC新品的技术综述

综述了应用集成运放构成大规模集成电路（ＬＳＩ）数－模转换器（ＤＡＣ）的一些关键性技术，并提出了改善ＤＡＣ性能－价格比的技术措施。

基于3DES的跳频序列族构造方法的VLSI实现

基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz～24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中.

MPEG-2运动补偿的VLSI设计

基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的

MPEG-2视频变长码解码VLSI设计

提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地．

MPEG-2视频反量化和IDCT的VLSI设计

反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的．

H.264标准中Exp-Golomb编解码器的VLSI设计

为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源。该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Programmable Gate Array)开发平台进行了验证,在133 MHz时钟频率下编解码器的综合门数分别为765门和632门。该编解码器能满足Baseline档次(30帧/s),分辨率为352×288视频序列的实时编解码对质量和速度的要求。

MPEG-4运动补偿的VLSI结构设计

针对MPEG-4解码中运动补偿控制复杂、数据吞吐量大、实现较困难,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。此方案已经在Xilinx ISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明, 设计的运动补偿处理器逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles & Level2的实时编码要求,可用于MPEG-4的VLSI实现。

MPEG-4运动补偿处理器的VLSI结构设计

针对MPEG-4编解码中运动补偿控制复杂、数据吞吐量大、实现较困难的特点,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题。文中的方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证。仿真和综合结果表明,该处理器逻辑功能完全正确,能满足MPEG-4CoreProfiles&Level2实时编码要求,可用于MPEG-4的VLSI实现。

用ispLSI实现一个四位二进制计数器

ispLSI是Lattice公司生产的一种PLD器件，它的优点是不需要编辑器可以直接在系统上编程，本文对ispLSI的开发系统PDS和ispLSI器件内部结构进行了分析，说明如何使用PDS软件来设计器件，并用ispLSI实现一个四位二进制的计数器．

并行可配置的HEVC熵编码的VLSI结构

提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算效率的同时,平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下,进行了逻辑综合,系统总门数为16.2 K,片上存储为20.8 KB。在时钟频率300 MHz下,可处理3 840×2 160@30 frame/s的视频序列。

对角存储的JPEG2000二维小波正/反变换VLSI体系设计

为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5/3 和 9/7 两种小波,并且可以节省熵编码所需的码块存储器。设计的一维离散小波运算单元,可以在一个周期内处理四个像素的数据。经测试,此设计工作在 20MHZ 频率下,外加数据缓存时,完成一张 512×512×8 比特的灰白图像“lenna”的三级小波分解需要 13.31ms,不加数据缓存,需要 16.6ms。

面向VLSI实现三角函数求解算法

目的 研究面向超大规模集成电路 ( VL SI)实现三角函数求解算法及其电路结构的实现 .方法 首先采用坐标旋转数字计算法推导求解三角函数的有效算法 ,然后利用小角度时的三角函数倍角公式推导有效的三角函数求解方法 .结果与结论 得到了电路结构形式简单 ,易于实现且能对任意角度的三角函数进行计算而不需查表的倍角计算法 ,同时也得到了改进的 CORDIC三角函数求解算法以及实现算法的 VL SI阵列结构 。

VLSI电路的复杂网络特性研究

针对电路集成快速发展所带来的电路集成密度大、结构复杂的问题,基于IBM-HB+Benchmark研究集成电路的复杂网络特性.实验结果表明,IBM-HB+Benchmark网络的累积度分布满足高斯分布,属于单一规模网络;IBM-HB+Benchmark网络同样具有小世界特性,其平均集聚系数是同等规模随机网络的28.51倍.

VLSI平面布图规划中模拟退火算法的加速策略

布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。

LSIS-II布图设计系统的实用化设计

本文介绍了LSIS-II布图设计系统结合规模生产的要求所进行的实用化设计和发展工作.包括系统采用的功能流、自检流、容错流的结构设计,单层金属布线工艺条件下的高密度布线设计,复合目标组合迭代布局优化设计,多种图形接口和系统稳定性的提高等.该系统已投入规模生产中的实际应用,已设计成功一批实际应用电路,其中包括1000门用户电路(已批量生产55万片)、单片集成度为38k、35k晶体管和8000逻辑等价门的应用电路.

MPEG4中VOP填充模块的VLSI设计

文章根据MPEG-4纹理填充的特点,采用流水线结构设计了MPEG-4中的重复填充的,采用乒乓RAM实现了高速流水线结构,利用填充PE单元实现了MPEG-4高效的重复填充。仿真和综合结果表明,文章设计的VOP填充处理器的逻辑功能完全正确,而且可以满足MPEG-4CoreProfiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现。

MPEG-4视频编码器纹理填充模块的VLSI结构设计

研究了MPEG-4纹理填充算法的特点,设计了纹理填充硬件实现的VLSI结构.在Xilinx ISE6.1i集成开发环境下,采用VHDL对该结构进行了描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证.仿真和综合结果表明,所设计的VLSI处理器,逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现.