LSI/VLSI布线的退火模拟算法的研究与实现

本文研究并提出了优化程度较高的退火模拟门阵列总体布线及平行通道区布线算法。算法已用FORTRAN语言实现并作为自动布图系统的组成部分成功地运行在Dual83/20微机上。

一种随机并行算法及其在VLSI布图中的应用

在ＶＬＳＩ布图中，有许多可以归结为组合优化的问题，用传统方法解决这类问题时，很容易陷入局部极值．利用一种随机并行算法－Ａｌｏｐｅｘ算法，通过将ＶＬＳＩ布图中的一些问题公式化，并选择适当的退火策略和参数值来寻找一个代价函数的全局极值以得到最佳结果．通过实例进行了验证，得到了比较好的结果．

一种时延驱动的VLSI布局方法

时廷特性对于高性能的超大规模集成电路(VLSI)来讲是十分重要的。本文提出了一个新的时延驱动的布局方法。在初始布局中,我们提出了给线网加权的新方法,在迭代改善布局中提出了等位场的概念。实验结果表明:这是一种有效的时延驱动布局方法。

通信电路:LSI/VLSI发展的新领域

本文介绍了通信技术和通信电路的发展情况,论述了通信技术和通信电路与通信LSI/VLSI发展的密切关系以及通信电路技术的特点;并通过实例说明通信LSI/VLSI中典型的电路和技术。

通信LSI/VLSI工艺

本文介绍通信LSI/VLSI电路制作技术中目前比较通用的工艺。总的来说,通信电路工艺是以前LSI/VLSI22艺的继续和发展。文中论述的重点是那些和过去LSI/VLSI工艺不同的方面,而这些方面主要体现在模拟电路的制作工艺上。

LSI/VLSI的任意元胞K行安置的算法

本文提出一种适用于LSI/VLSI任意元胞布局的K行安置的算法。当矩形单元的拓朴位置确定后,每个单元有横放、竖放两个态共有2(?)个态。在K行安置时,从这2(?)个态中选出包络矩形面积最小的问题,可归结为求n个态中的包络矩形面积最小,所以是很有效的算法。可以和结群法混合使用;在一定条件下,还可以直接用于准BBL布局。

用边界元法提取VLSI版图电阻

介绍了ＶＬＳＩ版图验证中电阻提取的基本原理和主要方法，给出了一种新颖的基于边界元法的电阻提取算法。该算法采用变节点单元，较好地解决了实际问题中经常出现的角点问题。通过应用该算法对几个实例进行提取。

并行算法在VLSI CAD中的应用

本文简介并行算法在VLSICAD中的应用，介绍了这一领域的研究现状、所采用的关键技术以及进一步的研究发展方向。

VLSI版图验证系统中参数提取方法的研究

本文研究了VLSI版图验证系统中电阻及电容提取的方法，总结了各种方法的优缺点，并给出了当前参数提取方面的研究动向和发展趋势。

一种新的LSI/VLSI电路测试方法

本文提出一种根据输出端值的变化频度测试LSI/VLSI电路I/O线上的固定故障的方法。该方法的优点是不需待测电路功能函数,也不需标准电路作比较。文章同时讨论用软件和硬件的实现方法。

面向VLSI版图复用技术的二维层次式压缩算法

面对 VLSI生产工艺的不断更新 ,利用已有的版图 ,迅速获得适应新工艺的新版图 ,已成为市场上实际的需求 .提出的基于约束图的压缩算法 ,是面向全芯片压缩的二维压缩算法 .它采用层次式压缩策略 ,“落叶池”等新的数据结构 ,在压缩过程中放松模块间的连线 ,具有自动加入拐弯的功能 .从两个例子的压缩结果 。

VLSI版图DRC验证算法的优化

介绍了版图验证的几种方法:扫描线算法和层次化验证算法,并比较其优缺点,最后着重介绍了层次式与扫描线综合验证算法,并在SUN工作站上用C++实现。

时延驱动的VLSI版图规划算法

本文提出了时延驱动布图规划（ＴｉｍｉｎｇＤｒｉｖｅｎＦｌｏｏｒｐｌａｎｎｉｎｇ）的思想。在用改进的广义力矢量法优化功能单元间连线时延的同时，运用非线性规划的方法进一步优化关键路径上功能单元的时延及连线时延，结果表明，这是一种有效的优化版图时延的方法。

VLSI版图综合中的P／G网实体优化布线

本文提出了一种在通道内将Ｐ／Ｇ网与信号网的实体布线一体化考虑的优化布线策略，目的是在保证１００％布通的前提下，完成Ｐ／Ｇ网的平面化实体嵌入和信号网的实体布线，并使Ｐ／Ｇ走线对信号网走线的影响尽可能小。算法以提高布线区利用率、减小通道高度和减少通孔数为目标，实现总体性能的优化。系统实现的结果表明，本文算法所采用的策略是可行的、有效的。

群法及其在LSI/VLSI自动布图设计中的应用

本文系统、深入地研究了LSI/VLSI自动布图设计中的群法问题.引入了一系列新的概念:如稳定群、稳定群的级、绝对封闭群等.得出并证明了稳定群的一些重要性质.本文认为,历史上群法中一种非常重要的评价参量,群强度,是不可靠的,并成功地用稳定群代替.用本群法得到的结果与历史上典型群法得到的结果进行比较,结论是非常令人满意的.

LSI/VLSI任意元胞模式的自动布局算法

本文提出一种新的层次式结群布局算法.通过引入模糊连接图模型和巧妙构造无形式约束的目标函数,用快速算法可得连线总长最优化的单元拓扑分布;提出一种高效的可布局性预分析方法,深入剖析了五个单元以内的布局组合方式;进行单元的层次式动态结群和布局优化,实现了芯片面积和连线总长优化,且布局结构规整、布线方便.本算法时间复杂度随单元数呈权线性增长.

LSI/VLSI设计的一种方法及有关规则

本文给出了LSI/VLSI设计的一种方法,对其设计过程中的一个重要环节,即版图的设计规则展开了讨论。文中讨论了积木式布局方案中单元版图的设计方法和应注意的问题,并给出了具有实用价值的三个规则:4μm硅栅CMOS工艺设计规则,标准单元设计规则及宏单元设计规则。

用软件工程的方法指导研制VLSI版图CAD系统

本文研究如何用软件工程的方法指导研制VLSI版图CAD系统,并强调对其中的一些方法在使用时要加以综合和改进。在系统的分析阶段,用SA方法的“自顶向下”的思想分解系统,但允许暂不能分解的“黑箱”存在。在设计阶段,以SD方法为主,Parnas方法为辅综合处理。在从数据流图导出模块结构图的过程中,将变换与事务分析技术结合使用。在测试阶段使用了“黑盒”测试法和“渐增式”的测试过程。

VLSI 版图的电阻参数提取

总结了ＶＬＳＩ版图验证中提取电阻参数的各种方法的优缺点，给出了一种基于边界元法的电阻提取算法．将该算法用于几个实例中。

VLSI布线中有障碍斯坦纳树的优化方法

以集成电路设计中应用较多的有障碍直角斯坦纳树为切入点,对模拟退火法和最小生成树法得到的斯坦纳树进行绕障碍优化,提出进一步缩减总体线长的方法。根据边与障碍的相交关系,对初始直角斯坦纳树进行分类,利用改变直角化方式和绕行障碍边界方式变化布线图;提出检测线路空U并对其进行缩进和变换的方法,清除冗余的线段,将现有斯坦纳树的总体线长缩短到更加接近最优的地步。