基于可靠度差值特征的自适应判决多元LDPC译码算法

利用变量节点符号可靠度在迭代过程中的分布特征,提出了一种基于可靠度差值特征的自适应判决多元低密度奇偶校验(Low Density Parity Check, LDPC)译码算法。整个迭代过程划分为两个阶段,针对不同阶段节点可靠度的差值特征分别采用不同的判决策略:前期阶段,采用传统的基于最大可靠度的判决策略;后期阶段,根据最大、次大可靠度之间的差值特征,设计自适应的码元符号判决策略。仿真结果表明,所提算法在相当的译码复杂度前提下,能获得0.15~0.4 dB的性能增益。同时,对于列重较小的LDPC码,具有更低的译码错误平层。

基于阿贝尔群上的差分集构造LDPC码

本文给出了区组长度为3、4和5的平衡不完全区组设计,将设计的关联矩阵作为校验矩阵,从而构造出3种低密度奇偶校验码(LDPC,low-density parity-check code)。由于这些校验矩阵是准循环矩阵,所以构造的码是拟循环LDPC码(QC-LDPC,quasi-cyclic LDPC)。计算码的相关参数,并针对具体的例子通过与类随机码的译码性能进行分析比较,结果显示,所构造的码具有较好的性能。

基于LDPC码的光纤通信信道编码优化设计

光纤通信具有容量大、距离远、抗干扰能力强等优点,是实现高速率、大容量信息传输的技术。低密度奇偶校验(Low Density Parity Check,LDPC)码由于具有良好的纠错性能,可以有效提升光纤通信系统的传输可靠性。为进一步提升该方法的健壮性,文章研究LDPC码的优化设计方法。先深入探讨LDPC码的基本原理及其在光纤通信中的应用,接着提出一种基于密度进化和有限字长效应分析的LDPC码优化方法,并通过光学特性仿真OptSim工具进行了验证。实验结果表明,优化后的LDPC码在不同码长下的误码率均取得了显著降低,特别是在长码字情况下,其纠错性能显著提升。

一种引入积分修正的二维信息大数逻辑LDPC译码算法

为了解决基于可靠度的迭代大数逻辑译码(Modified Reliability-based Iterative Majority Logic Decoding,MRBI-MLGD)算法的错误平层问题,提出了一种基于大数逻辑的低密度奇偶校验(Low Density Parity Check,LDPC)译码算法。所提算法在译码函数中引入积分修正项,实现了基于二维信息修正的译码策略,可有效降低错误平层。此外,与基于二元译码信息的的迭代大数逻辑译码(Binary Message Majority Logic Decoding,BM-MLGD)算法不一样,所提算法可适用于不同列重的LDPC码。仿真结果表明,所提译码算法在整个工作信噪比区间内都具有稳定的译码性能,表现出更好的普适性和鲁棒性。

High Robust Broadcasting over DTMB-A with Low-rate LDPC Codes

As the 2nd generation digital terrestrial television broadcasting(DTTB)standard,digital terrestrial/television multimedia broadcasting-advanced(DTMB-A)can provide higher spectrum efficiency and transmission reliability by adopting flexible frame structure and advanced forward error correction coding compared with the 1 st generation DTTB systems.In order to increase the flexibility and robustness of the DTTB network,the frequency reuse scheme of factor one(reuse-1)is proposed,where the same RF channel is used by different stations covering the adjacent service areas.However,it demands a very low carrier-tonoise ratio(C/N)threshold below 0 dB at the DTTB physical layer.In this paper,a robust broadcasting technique is proposed based on DTMB-A with newly designed low-rate low density parity check(LDPC)codes.By adopting quasi-cyclic(QC)Raptor-like structure and progressive lifting method,the high performance low-rate LDPC codes are designed supporting multiple code lengths.Both density-evolution analyses and laboratory measurements demonstrate that DTMB-A with low-rate coding can complete the demodulation reliably with the C/N threshold below0 d B,which is one important necessary condition to support frequency reuse-1 scheme.

Implementation of low-density parity-check codes decoder for CCSDS standard

The complexity/performance balanced decoder for low-density parity-check （LDPC） codes is preferred in practical wireless communication systems. A low complexity LDPC decoder for the Consultative Committee for Space Data Systems （CCSDS） standard is achieved in DSP. An ap- proximate decoding algorithm, normalized rain-sum algorithm, is used in the implementation for its low amounts of computation. To reduce the performance loss caused by the approximation, the pa- rameters of the normalized min-sum algorithm are determined by calculating and finding the mini- mum value of thresholds through density evolution. The minimum value which indicates the best per- formance of the decoding algorithm is corresponding with the optimized parameters. In implementa- tion, the memory cost is saved by decomposing the parity-check matrix into submatrices to store and the computation of passing message in decoding is accelerated by using the intrinsic function of DSP. The performance of the decoder with optimized factors is simulated and compared with the ideal BP decoder. The result shows they have about the same performance.

Low-Complexity Optimization Algorithm for Irregular Low-Density Parity-Check Codes

A low-complexity algorithm is proposed in this paper in order to optimize irregular low-density parity-check （LDPC） codes.The algorithm proposed can calculate the noise threshold by means of a one-dimensional density evolution and search the optimal degree profiles with fast-convergence differential evolution,so that it has a lower complexity and a faster convergence speed.Simulation resuits show that the irregular LDPC codes optimized by the presented algorithm can also perform better than Turbo codes at moderate block length even with less computation cost.

DESIGN OF LOW-DENSITY PARITY CHECK CODES FOR MIMO SYSTEMS WITH DOUBLY-ITERATIVE RECEIVERS

In this paper, the Multiple Input Multiple Output (MIMO) doubly-iterative receiver which consists of the Probabilistic Data Association detector (PDA) and Low-Density Parity-Check Code (LDPC) decoder is developed. The receiver performs two iterative decoding loops. In the outer loop, the soft information is exchanged between the PDA detector and the LDPC decoder. In the inner loop, it is exchanged between variable node and check node decoders inside the LDPC decoder. On the light of the Extrinsic Information Transfer (EXIT) chart technique, an LDPC code degree profile optimization algorithm is developed for the doubly-iterative receiver. Simulation results show the doubly-receiver with optimized irregular LDPC code can have a better performance than the one with the regular one.

Low-Density Parity-Check Codes: Research Status and Development Direction

In this paper, we conclude five kinds of methods for construction of the regular low-density parity matrix H and three kinds of methods for the construction of irregular low-density parity-check matrix H. Through the analysis of the code rate and parameters of these eight kinds of structures, we find that the construction of low-density parity-check matrix tends to be more flexible and the parameter variability is enhanced. We propose that the current development cost should be lower with the progress of electronic technology and we need research on more practical Low-Density Parity-Check Codes (LDPC). Combined with the application of the quantum distribution key, we urgently need to explore the research direction of relevant theories and technologies of LDPC codes in other fields of quantum information in the future.

LDPC最小和译码算法及其IC物理设计

为促进芯片国产化进程,解决低密度奇偶校验(Low density parity check,LDPC)码译码效率低下的问题,以空间数据咨询委员会(The consultative committee for space data systems,CCSDS)标准下的、应用于近地空间(8176,7154)的LDPC码为研究对象,根据归一化最小和译码(Normalized minimum sum,NMS)算法理论,设计了一种尺度因子可改变的LDPC译码器。首先,利用Vivado软件编写寄存器传输级(Register-transfer level,RTL)代码并进行功能仿真。其次,利用Design Compiler工具完成RTL级代码的综合,以生成物理设计需要的门级网表,并通过Innovus工具完成对的芯片后端自动布线(Auto placement route,APR)阶段的设计。在利用Prime Time和Calibre软件分别进行时序检查和物理验证时发现,存在时序违例1132条,设计规则违例647条。以不断迭代的方式进行修复,最终消除了违例,时序和物理设计均满足要求,并生成了GDS II文件。该设计可为芯片国产化生产提供新的思路。

基于CPM的双对角结构QC-LDPC码在水声信道的性能研究

为提高水声通信系统的可靠性,提出一种基于循环置换矩阵(Circulent Permutation Matrix,CPM)的双对角结构准循环LDPC码(Quasi Cyclic-Low Density Parity Check,QC-LDPC)的构造方法。首先设计阈值满足要求的双对角结构QCLDPC码基矩阵,其次通过优化算法优化循环移位矩阵的循环移位系数,最后通过CPM方法构造出最终的双对角结构QC-LDPC码校验矩阵。仿真结果表明,通过该方法构造的QC-LDPC码相比于随机构造的QC-LDPC码有明显的性能提升,能够有效降低编译码复杂度,且在误码率降至10-5时无明显错误平层。

空间耦合低密度奇偶校验码残差滑窗译码算法

针对空间耦合低密度奇偶校验(SC-LDPC)码滑窗译码(SWD)算法中错误传播导致的高误码率问题,该文提出基于动态残差的滑窗译码(RSWD)算法。通过在窗口内计算边信息更新前后的残差值,动态选择可靠度最低(残差值最大)的边信息优先更新,降低边信息无效更新的频率,提高窗内译码收敛速度。仿真结果表明:相比于传统SWD算法,RSWD算法在窗口中各位置的误比特数明显降低,抑制错误传播效果明显;在高信噪比(SNR)区域或者低迭代次数的情况下,RSWD算法的误码率性能优于SWD算法;此外,将动态残差应用到消息复用(MR)和窗口扩展(WE)两种窗译码算法中,亦能得到类似结论,提升窗译码性能。

高阶调制下物理层网络编码与OFDM联合设计

物理层网络编码(Physical-layer Network Coding,PNC)因其可以在中继通信中大幅提高吞吐量而备受关注。为了进一步提高传输效率,减少多径的影响,在三节点双向无线PNC系统中引入16QAM-OFDM高阶调制技术,设计了16QAMOFDM-PNC通信系统。由于采用16QAM-OFDM高阶调制的PNC系统存在中继映射模糊的问题,对16QAM信号的星座点重新布局,设计出相应的中继解调映射规则。为了进一步提高系统性能,在该设计中引入低密度奇偶校验码(Low Density Parity Check Code,LDPC),设计了相应的译码映射算法。最后实验表明,上述设计相较于16QAM-PNC系统具有更好的系统性能,同时联合LDPC编码的设计能提高系统增益约2dB。

LDPC码高速译码器的设计与实现

通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,该译码器的有效信息速率达到45Mbps。

Girth-8(3,L)-规则QC-LDPC码的一种确定性构造方法

对于围长(girth)至少为8的低密度奇偶校验(LDPC)码,目前的绝大多数构造方法都需要借助于计算机搜索。受贪婪构造算法启发,该文利用完全确定的方式构造出一类围长为8的(3,L)-规则QC-LDPC码。这类QC-LDPC码的校验矩阵由3×L个P×P的循环置换矩阵构成。对于任意整数P≥3L2/4,这类校验矩阵的围长均为8。

10Gbps LDPC编码器的FPGA设计

该文针对准循环双对角结构的低密度奇偶校验(LDPC)码,提出了一种基于FPGA的高吞吐量编码器实现方法。提出了一种快速流水线双向递归编码算法,能显著提高编码速度;同时设计了一种行间串行列间并行的处理结构计算中间变量,在提高编码并行度的同时可有效减少存储资源的占用量;设计还针对多帧并行编码的情况优化了存储结构,有效复用了数据存储单元和RAM地址发生器,进一步提高FPGA的资源利用率。对一组码长为2304的IEEE 802.16e标准LDPC码,在Xilinx XC4VLX40芯片上,该方法可实现时钟频率200 MHz,信息吞吐量达10 Gbps以上的编码器,且占用不超过15%的芯片逻辑资源和50%左右的RAM存储资源。

LDPC码最小和译码算法的整数量化

低密度奇偶校验码(low-density parity-check codes,LDPC)以其接近香农极限的性能和相对简单的译码结构得到信道编码界的广泛关注。对LDPC码的最小和算法进行了深入地研究,通过多种方法量化译码时的初始消息,最终使得每次迭代的校验消息与变量消息都变为整数,实现了基于整数运算的最小和译码算法,并进行了对比分析。仿真表明,量化后的最小和算法中的所有变量都用固定长度的整数表示,因而便于硬件实现,在其译码性能比和积译码(sum-product decoding,SP)性能下降不大的情况下大大提高了译码速度;平均互信息越大的量化方法,其量化分层电平也越佳;最大平均互信息量化下的最小和译码算法性能最好,最大平均互信息量化是一类能最大可能获得信源信息条件下的最佳量化方法,且不增加译码复杂度。

高性能准循环LDPC码构造方法的改进

高性能准循环低密度奇偶校验码构造的1/2码率的码的度分布存在一定局限性。针对该问题,重新布置校验矩阵中单位循环移位矩阵的分布,改进构造校验矩阵的方法。仿真结果表明,改进方法具有有效的编码算法,使度分布能满足1/2码率的最佳度分布,且能在同等码长的情况下得到更优的性能。

基于Q-矩阵的LDPC码编码器设计

本文给出Q矩阵的定义,在此基础上提出由Q矩阵构造的LDPC码新码族;研究Q矩阵的性质,根据Q矩阵的性质和变化形式,提出一种构造稀疏奇偶校验矩阵H的算法,同时给出一种基于Q矩阵的LDPC码编码器设计算法.模拟仿真表明,采用和积迭代解码算法,在0.5码率,6144码长,10-5以下误码率时,Q矩阵LDPC码目前的最好性能达到离香农限1.5dB.本文还研究了快速搜索Q矩阵的算法.如果对Q矩阵采用离线搜索,在线存储Q矢量的方式,可使构造H矩阵的计算复杂度为零,编码器算法复杂度与编码长度N成线性关系.Q矩阵LDPC码不同于现有其它结构LDPC码的独特之处在于,对码长和码率参数的设计具有高度灵活性,使其能与现有标准兼容.

基于整数运算的LDPC码改进分层译码算法

对低密度奇偶校验(low-density parity-check,LDPC)码在高斯信道下的分层译码算法进行深入研究,提出了一种基于整数运算的LDPC码改进分层译码算法。该算法中所有变量都用整数表示,因此非常便于硬件实现;同时将修正因子引入到分层译码算法中,使其译码性能有进一步地提高。在加性高斯白噪声信道下的仿真结果表明,改进分层译码算法有效地降低了计算复杂度,加速了译码收敛,并且具有更低的错误平层。