基于VHDL语言的MCU设计

以VHDL语言为手段,设计实现嵌入式MCU的部分功能,使用QuartusⅡ完成仿真验证工作。论文的MCU逻辑设计中提供8位MCU软核,具有广泛的应用价值。该设计完全满足标准的8051的功能、时序要求,实现了8051内部特殊功能寄存器、程序存储器、数据存储器、指令译码单元、算术逻辑运算单元、控制单元、数据总线、地址总线、程序地址总线等功能。该方法具有传统逻辑设计方法所无法比拟的优越性。

高速8位RISC微控制器内核设计

在对传统的MCS51系列单片微控制器的局限性进行分析的基础上,设计了一种基于增强8位RISC构架的微控制器(MCU)内核。该MCU核采用哈佛结构、16位指令字长和8位数据字长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率。计算机仿真验证和FPGA仿真验证的结果表明,该MCU的最高时钟频率和指令执行效率等指标均优于MCS51的5倍以上。

嵌入式DS80C320单片机软核设计

介绍了一个使用Verilog语言设计的DS80C320单片机的软核,并且设计了51系列单片机CPU的结构与时序,重点研究了利用“黑盒子”的设计思想,根据FPGA的特点来设计单片机软核的技巧,以及根据SOC应用场合对传统单片机所作的一些结构上的修改与功能上的补充。

基于指令统计的SOPC硬件资源优化技术

在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率.文中分析了对应用程序进行指令统计的方法,重点介绍了通过修改HDL文件对8051软核CPU指令集进行删减和扩充的技术.采用这一技术设计的SOPC芯片硬件资源利用率得到了显著的提高,降低了系统成本,适用于可编程逻辑资源受到限制和对成本敏感的嵌入式应用中.

基于FPGA IP核的扫描式激光测径方法

快速、精确地测量对激光测径技术具有重要意义,考虑到传统单片机检测速度慢、时耗开发大等问题,文中提出了一种基于FPGA IP核技术的扫描式激光测径系统的设计方案及实现方法。同时在Quartus II集成环境中进行了系统的综合、布局布线及时序仿真。仿真结果验证构建有IP核的激光测径系统,运算速度快,测量数据精确、且便于升级。

ICE中调试模块IP软核的设计与实现

开发人员在根据通用仿真器方案开发所需在线仿真器时,由于受ICE机制中调试模块IP软核的限制,并没有一个完整的调试模块方案,使得开发周期加长、成本增加。针对基于FPGA的通用在线仿真器方案缺少调试模块详细设计方案的问题,采用自顶向下划分层次和自底向上模块单独设计相结合的方法,设计出具有调试模块的IPcore,并结合EM78P447S的IP软核,在Xilinx Spartan系列XC3S700AN开发板套件中进行了验证。

SCR软启动技术在变频空调中的应用

通过分析SCR软启动技术的工作原理,提出一种新的控制电路及控制方法,给出由专用的双核MCU组成的低功耗系统的硬件设计原理和软件设计方法。测试结果表明,采用差分电路、基准零点电路和移相PWM技术后,变频空调的启动电流大大减小,启动性能提高,保证变频空调的可靠性。