MIL-STD-1553B总线接收器IP核设计

为了自主研发MIL-STD-1553B接口芯片,采用自顶向下的方法设计了1款专用的总线接收器IP核;使用VHDL语言书写发送器程序代码,通过FPGA平台对发送器进行了测试;结果表明,接收器的逻辑功能达到了设计要求,时序指标完全符合协议规范,实现了总线接收器的功能,具有消耗逻辑单元少的特点。

基于BU-61580的MIL-STD-1553B远程终端设计

介绍了MIL-STD-1553B总线和BU-61580芯片的特点，给出了基于BU-61580的MIL-STD-1553B远程终端设计思路和方法。最后结合工程实际给出了利用单片机MS1210Y5对BU-61580的初始化、接收、发送过程。

基于MIL-STD-1553B协议的远程终端的FPGA实现

研究了基于MIL-STD-1553B协议远程终端的FPGA硬件设计方法。给出了设计原理和实现流程,硬件结构主要由接口管理模块、位流控制模块、寄存器和内存管理模块、编码器和解码器组成,通过位流控制模块中的状态机控制内存、编码器和解码器,完成信息字数据的封装,解封装、发送和接收功能。克服了一些商用芯片成本昂贵,使用复杂的缺点,提出了一种通过简单配置就可以支持远程终端功能的解决方案。仿真结果表明设计方法能够满足远程终端功能得要求。

MIL-STD-1553B总线发送器IP核设计

为了开发具有自主产权的MIL-STD-1553B接口芯片,采用自顶向下的方法设计了一款专用的总线发送器IP核;通过自顶向下的方法完成系统设计与模块设计,使用VHDL语言书写发送器程序代码,以FPGA为平台对发送器进行了测试。结果表明,发送器的逻辑功能达到了设计要求,时序指标完全符合协议规范,实现了总线通信,具有消耗逻辑单元少的特点。

基于文件的MIL-STD-1553B总线传输研究

MIL-STD-1553B总线适用于小数据量的周期信号以及极少的非周期性信号的传输。为简化机载环境中任务数据传输的设计,提出了基于1553B总线的文件传输需求。简单介绍了1553B总线字格式和消息格式,提出了基于满帧和余帧的大块数据传输方法,构建了文件信息帧和文件数据帧,分析了文件传输的时序和发送及接收的流程。通过设计新的方式命令字实现BC→RT的文件传输,通过设计向量字实现由RT请求传输文件的异步通信。

MIL-STD-1553B总线综合测试系统设计

阐述了MIL-STD-1553B总线综合测试系统的组成、功能、用途、软件设计和关键技术问题。

MIL-STD-1553B总线曼彻斯特编解码器的FPGA实现

随着MIL-STD-1553B总线在航空航天和军工领域的广泛应用,为了降低该总线的应用成本和提高应用开发的灵活性,设计并实现该通信协议的曼彻斯特编解码器。通过分析1553B协议和曼彻斯特II型码编解码原理,确定出编解码器的整体框架,利用ISE14.1开发环境和Verilog HDL硬件描述语言对其设计实现,通过ISE Simulator和XST进行时序仿真和综合优化,仿真结果验证了设计方案的逻辑功能,最后在Xilinx Spartan6系列XC6SLX16型号FPGA 上进行了实现。在深入分析1553B协议的基础上,对编解码器的工作原理、工作过程、逻辑设计及仿真验证进行详细介绍。

基于BU-64843的MIL-STD-1553B总线远程终端的设计

为了研究MIL-STD-1553B总线协议在某航空机载设备中的使用方法,提升1553B总线远程终端的性能,通过分析1553B总线的结构和特点,提出了采用DSP作为处理器,以BU-64843作为协议芯片实现远程终端(RT)的方案,并进行了硬件和软件的详细设计;相比传统以BU-61580为协议芯片的RT,简化了硬件设计,提高了数据处理能力;对设计的RT进行了1553B总线消息的接收、发送测试,结果表明其能够可靠地实现总线数据的传输,在高性能嵌入式设备的研制中具有一定的工程应用前景。

基于MIL-STD-1553B的运载火箭故障诊断与故障注入方法

针对运载火箭系统众多,故障形式多样,出现故障难以准确定位的特点,研究了一种基于MIL-STD-1553B总线(下称1553B总线)的故障诊断和故障注入方法,采用故障树分析法确定失效故障链,实时诊断和预测系统故障;由于实际的系统故障数据较少,通过失效机理分析获得运载火箭的故障库,采用1553B总线对系统注入特定故障;在运载火箭地面故障诊断与注入系统中,原有的拓扑结构维持不变,故障诊断系统作为1553B总线监视器,故障注入系统作为1553B总线的远程终端,并与运载火箭的众多子系统互联,通过总线耦合器连接火箭外部的发射控制平台;最后通过基于实际工程型号开发的故障诊断平台和故障注入平台进行了测试,测试结果表明具有满意的故障覆盖率。

基于PCI总线的MIL-STD-1553B板卡设计

MIL-STD-1553B总线在航空领域已经得到广泛应用。在国内航天领域，随着深空探测卫星和通信卫星项目的开展，MIL-STD-1553B总线也日益得到重视和实际应用。为满足地面测试系统的需要。开发标准的MIL-STD-1553B总线板卡非常必要。本文从硬件体系结构和软件开发等几个方面描述了基于PCI总线的MIL-STD-1553B的板卡设计。

MIL-STD-1388-2B和S1000D的数据映射方法研究

S1000D是编辑交互式电子技术手册(IETM)的标准,其含有25类数据模块。针对S1000D中各数据模块编辑时所存在的数据难获取、人工编辑工作量大、编辑效率低等问题,提出一种MIL-STD-1388-2B和S1000D的数据映射方法,建立了基于多线程的数据映射过程,着重介绍了单个数据模块映射线程,在该线程中应用了模糊综合评价法来自动确定与S1000D数据模块数据项相关度最大的映射数据源,并从MIL-STD-1388-2B的SAR数据库中提取相应数据项,提高了S1000D中各数据模块的生成效率和数据的准确性,为IETM的生成提供了强有力的材料支持。

利用MIL-STD-1553B数据总线进行语音传输

MIL-STD-1 553B数据总线是坦克电子综合化的核心 .MIL-STD-1 553B总线协议的灵活性使得它可以用于坦克车内通话 .语音传输的协议以及硬件设计是该文的讨论重点 .

基于DSP的MIL-STD-1553B总线测试系统设计

MIL-STD-1553B总线是应用时间最早,也最为持久的军用机载数据总线。MIL-STD-1553B总线在各兵种的武器装备中都存在广泛的应用。为了对武器装备中的MIL-STD-1553B总线设备进行测试维护,需要配备总线测试系统。传统的MIL-STD-1553B总线测试系统通常是基于ATE设备的,存在体积大、移动不便等缺点。因此,该文设计一种基于DSP的MIL-STD-1553B总线测试系统可以有效地解决以上问题。

GE FANUC嵌入式系统部引入行业唯一的10MBIT MIL-STD-1553 PMC模块P-10SF具有更高性能的1553PMC模块

GE Fanuc嵌入式系统在其Condor工程中心宣布推出针对10Mbit MIL-STD-1553B性能的新的单功能PMC模块P-10SF。这一先进的解决方案提供了比普通的1Mbit 1553更低廉的架构，同时提供超过10倍的数据吞吐量。

基于BU-61580的MIL-STD-1553B远程终端设计

给出了基于BU-61580的MIL-STD-1553B远程终端设计思路和方法。

MIL-STD-1553B总线简介及测试方法

11553总线简介1553总线是美国军方于1973年为军用飞机内部互连制定的总线标准。它最早用于F-16战斗机上,后来在F-18、F-20战斗机上也广泛使用。目前,1553总线已经在军航天、航空等领域得到广泛的应用。1553总线标准推出以来经过几次修改。1975年推出MIL-STD-1553A标准,1978年推出MIL-STD-1553B标准,

MIL-STD-188-220B路由协议性能分析和改进

本文提出了一种动态改变的路由更新时间间隔的方法 ,在保持路由负载较低的情况下改善协议的分组传输特性。

GE FANUC嵌入式系统部引入行业唯一的10MBIT MIL-STD-1553 PMC模块

GE Fanuc嵌入式系统在其Condor工程中心宣布推出针对10Mbit MIL-STD-1553B性能的新的单功能PMC模块P-10SF。这一先进的解决方案提供了比普通的1Mbit 1553更低廉的架构，同时提供超过10倍的数据吞吐量。

基于FPGA的MIL-STD-1553B模块设计

MIL-STD-1553是美国军方率先提出的一种高速串行总线,是一种由主控计算机带多个从设备的通信方式,被广泛用于航空航天等军事领域。笔者根据SM61581S6芯片工作原理及接口设计,介绍了基于FPGA平台,利用Zynq7000系列逻辑资源实现片上ARM核与SM61581S6芯片交联的接口控制。实践表明:基于FPGA的MIL-STD-1553B模块具有可靠性高、实时性好等优点。

基于ASIC技术的1553B IP核的设计

针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进行编程,实现了1553B总线中的总线控制器BC和远程终端RT功能.分别从1553B IP核总体框架、BC/RT共享模块、BC功能模块和RT功能模块详细介绍了IP核的设计.1553B IP核设计完成模块仿真验证、ASIC芯片系统仿真验证和FPGA验证,通过DDC的1553B板卡对设计进行验证,误码率小于10^(-9).实验结果表明,本IP核设计具有可靠性高、可移植性强、资源占用少、实时性好的特点.