MPEG-4视频编码的并行实现

该文采取不同的方式探讨了MPEG-4视频校验模型的并行资源,以实现MPEG-4视频的实时处理。首先简要介绍了现有的几种调度策略,如模块并行策略、组调度策略、基于GOV的调度策略、基于VOP的调度策略等;在数据划分方面,对现有的几种数据划分方式(传统数据划分方式、殆正方形方式、形状自适应方式等)做了介绍。

一种基于MPEG-4的感兴趣区域视频编码新方法

本文提出了一种基于MPEG 4的感兴趣区域视频编码新方法.通过对感兴趣区边沿宏块采用强制帧内编码及宏块内预测编码时参考位置的自适应选择,该方法有效地抑制了数据噪声的扩散和传播.通过采用自适应宏块大小的运动估计/补偿算法,提高了感兴趣区特别是图像运动复杂的感兴趣区的编码效率及质量.在码率分配部分,本文方法通过计算不同区域的图像复杂性和能量,依据用户可设定的感兴趣权重因子不等重地分配可用码率资源.实验证明,本文方法较大程度改善了感兴趣区视频编码的压缩效率,提高了码率分配地灵活性和有效性.

MPEG-4多路视频编码器硬件解决方案

采用视频A/D(模拟/数字)芯片和FPGA(现场可编程门阵列)技术,实现了多路视频整合输入。该方案用MPEG-4专用编码芯片对多路视频进行编码,通过FPGA实现PCI桥,从而形成完整的多路视频编码器。实践证明,该方案具有效果好、方案灵活、性能价格比高等优点。

基于DSP的MPEG-4视频编码软件优化设计

采用TMS320C6201DSP芯片实现了实时的MPEG-4视频编码器,在扼要介绍了MPEG-4算法原理的基础上,探讨了软件优化的技术关键———代码优化方法,并给出了实验结果。

基于C64x DSP的MPEG-4视频编码器算法设计及优化

本文介绍了在TI C64x DSP平台上实现MPEG-4 Simple Profile视频编码器的算法设计与优化方法。算法上,重点对运动估计进行了改进及优化,在图像质量(PSNR)损失较小的情况下,大大降低了计算复杂度。根据C64x DSP的特性,对整个编码器的程序结构和主要计算模块进行结构级的优化,主要包括增强存储器访问效率及提高代码并行性。实验结果表明,对CIF大小的视频序列,该编码器具有100fps以上的编码速度,可以在C64x DSP上实现多路视频编码。

基于MPEG-4的高效屏幕编/解码器的设计与实现

随着计算机和通信技术的发展,屏幕共享技术越来越得到人们的重视。特别是在视频会议和远程教育这样的应用中,屏幕数据作为一个必不可少的“源”,其重要性已经超过了视频数据。屏幕共享技术中最核心的问题就是对屏幕数据的编码,该文根据屏幕数据的特点,借鉴了MPEG-4的思想,设计并实现了一个高效的屏幕编/解码器。

基于TMS320DM642 DSP的MPEG-4视频编码器优化

针对MPEG-4（Moving Picture Experts Group-4）视频编码器每个宏块在传送过程中Cache严重缺失，视频序列帧率低等问题，提出了运动估计算法的优化、Cache使用优化、SAD（Sum of Absolute Difference）和像素插值优化以及利用EDMA（Extended Direct Memony Access）进行数据搬移等方法，提高存储速度，并在TMS320DM642 DSP（Digital Signal Processors）平台上实现了MPEG-4视频编码器的优化。实验结果表明，优化后比优化前，图像和视频处理函数的计算速度提高了1．18—97.5倍。视频序列帧率提高了6倍以上，达到了25帧／s的实时性要求。

MPEG-4编码技术应用及FPGA实现

为满足视频通信、智能化监控等的需求,研究了MPEG-4编码技术的应用特点,设计了基于FPGA的MPEG-4编码器IP。通过分类比较的方法,研究分析了MPEG-4编码技术在不同类型中的应用方案,总结归纳了各类应用的特点,为进一步提高编码器的效率、满足低功耗的要求,在FPGA上设计并实现了MPEG-4编码器。经测试表明:该设计方案编码高效,符合实时视频通信的需求,可广泛应用在移动视频通信、远程无线监控等领域。

一种MPEG-4视频采集与传输系统的研究与实现

介绍一种基于嵌入式处理器的视频采集与传输系统方案,该方案硬件平台由FreescaleMXL处理器和CMOS图像传感器组成,在嵌入式Linux平台下利用软件实现视频数据的采集、MPEG-4编码和网络传输。为提高视频编码效率,利用处理器内嵌的多媒体加速器硬件实现DCT算法,并对运动估计、量化、半像素插值等关键部分进行汇编优化。试验结果表明该方案对分辨率为QCIF的图像可以达到20帧/秒的编码效果。

基于MPEG-4编码的近距离无线视频传输系统

为实现近距离无线视频传输,提出了一种基于MPEG-4编码的近距离无线视频传输方案。由CMOS摄像头OV7620采集到的数据,通过专用MPEG-4编码器,ML86410得到速率低于2 Mbit.s-1的MPEG-4数据流,在FPGA控制器的控制下,通过nRF24L01无线发送;接收端利用同系列芯片nRF24LU1接收无线数据,其自带USB协议和接口,再把数据流送入PC显示。通过仿真板电路测试,获得了良好的图像,证明电路可以实现视频无线传输的结论。

基于DSP的MPEG-4实时视频编码器

在TMS320DM642 DSP平台上设计实现了MPEG-4视频编码器,并从算法改进、C代码优化、汇编代码优化等几个层次对编码器进行优化,以减小程序代码的复杂度和运算量,改善软件并行性.实验结果表明,优化后的编码速度提高了10倍以上,该编码器可以实时编码CIF格式的视频序列.

MPEG-4编解码算法及其视频性能分析

3G移动终端要求能够提供包含语音、数据和图像的多媒体业务,为此3GPP制定了第一个适合3G系统的基于电路交换的多媒体终端模型———3G-324M规范,该模型支持MPEG-4视频处理,它具有高压缩比和容错编码特性。在研究MPEG-4编解码算法基础上进行了MPEG-4视频编码的性能测试。

嵌入式MPEG-4视频编码器的研究

论文介绍一种基于嵌入式ARM处理器的MPEG-4视频编码器方案。该方案采用嵌入式Linux操作系统,在FreescaleMXL硬件平台上实现MPEG-4simpleprofile视频编码子集。为提高编码效率,该方案从算法和结构两方面对编码器进行优化。首先利用处理器内嵌的多媒体加速器硬件实现DCT算法,并对运动估计、量化、半像素插值等关键部分进行汇编优化,然后提出一种基于运动矢量分布特征的半像素搜索算法,对半像素运动矢量搜索进行优化。对标准测试序列的试验表明该方案是可行的,对分辨率为QCIF的图像进行编码能够达到20fps以上的帧率。

基于PNX1300的MPEG-4音视频编码器的设计及优化

MPEG-4为音视频数据制定通用、有效的编码方案,并赋予用户针对应用来配置和建立系统的能力,具有广阔的应用空间。简要介绍了Philips公司的PNX1300定点DSP芯片,针对该芯片的硬件结构特点,设计了MPEG-4实时编解码可行方案,对系统的软硬件实现过程进行了优化。试验结果表明,编码器开发设计程序简洁、工作稳定可靠、性能良好,平均无故障工作时间在2 000 h以上。

基于TMS320DM642的MPEG-4视频编码记录系统设计与实现

介绍了一种基于TMS320DM642的实时MPEG-4视频编码记录系统的设计与实现。对系统的硬软件结构及MPEG-4视频编码进行了分析,试验结果表明该系统实现了对输入视频的实时编码和存储。

基于DM642的MPEG-4视频编解码系统的优化实现

为了实现基于TMS320DM642的MPEG-4视频编解码系统,提出了系统的设计方案和实现流程框架,实现了视频采集输入、编解码处理和视频输出显示等模块的功能,并针对DM642的硬件特点,提出了系统优化的总体策略.分别从程序流程结构调整、C代码优化、线性汇编代码优化、存储器系统合理配置和使用EDMA等方面对编解码系统进行优化,提高代码的并行性和程序的运行速度.通过这些优化,最终实现了基于DM642的MPEG-4实时视频编解码.目前该系统可以实时编解码一路CIF格式的视频序列,速度均在25 f/s以上,可应用于实时视频监控系统中.

基于FPGA的MPEG-4视频编码器设计

设计了一种用FPGA实现MPEG-4编码器方案。为进一步提高编码的效率,在算法和结构方面进行了优化。提出了带有判全零系数的Loeffler快速DCT算法,并采用"十字"形运动估计算法,设计了高度并行、紧凑流水线的FPGA实现方案。用Verilog HDL硬件描述语言编写了代码,在QUARTUS II集成开发环境下,进行了FPGA(Field-Programmable Gate Array)系统仿真验证。测试结果表明,该设计编码高效,符合实时视频通信的需求。可广泛应用于移动视频通信和远程无线监控等领域。

一种基于QoS的MPEG-4视频泵实现方法

基于QoS的MPEG-4视频泵技术是具有QoS功能的MPEG-4视频服务器设计中的核心技术之一。在MPEG-4标准框架下,利用多框架多级别的视频编码方案,对MPEG-4视频泵进行了扩充设计,可在64bps～2Mbps的带宽范围内,为基于RTP/RTCP传输机制的视频服务提供服务质量保证。基于QoS的MPEG-4视频泵在视频服务器中的应用,为实时、可变码率的流媒体服务提供可行的解决方案。

MPEG-4算法在DM642上的实现与优化

在DM642 EVM上实现了MPEG-4视频编解码算法,并对算法程序进行了优化。实验结果表明,经过优化的MPEG-4算法程序,在分辨率为720×576进行实时采集时,可以达到28F/S的实时要求。

基于C6x DSP的MPEG-4视频编码器的设计优化

该文给出在TIC6xDSP平台MPEG 4视频编码器所用到的的优化方法.这些方法主要涉及提高程序代码的并行性和增强存储器访问的效率,重点是运动估计模块及其相关问题的设计优化.本编码器可以在CIF大小图像格式下以20f/s左右的速度对I VOP和P VOP进行编码,满足低码率视频通信的要求.