基于MVR CORDIC算法的DDC设计与实现

介绍了基于FPGA的数控振荡器(NCO)的实现方案,基于FPGA的FIR滤波器的实现方案,MVR CORDIC算法的基本原理;给出了基于MVR CORDIC算法的DDC设计,给出了基于FPGA的DDC仿真结果并对其性能进行了分析,结果表明DDC能够高速实时稳定可靠的工作,已应用于S波段遥测中频数字化接收机系统中。

改进的MVR-CORDIC算法在磁航向测量中的应用

在单片机进行磁航向计算过程中,针对基本MVR-CORDIC算法的执行速度和效率不高的问题,分析和列举了在航向测量中利用算法矢量模式进行航向解算的步骤,结合该系统单片机和算法的特点,提出了自适应迭代次数和改进的旋转序列查找方法,在保证精度的同时提高磁航向解算的速度。该改进算法在单片机中实现,与基本算法进行了实验对比,结果表明:自适应迭代使算法迭代次数减少为原来的67%,改进的查找方法缩短57%的原迭代时间,且改进算法达到了系统要求精度,证明了该改进算法的快速有效。

一款基于MVR-CORDIC的高速64点基-4FFT处理器

文中设计了一款64点基-4FFT处理器,用改进的CORDIC(MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM,并对中间数据作"乒-乓"式存储操作以节省数据存储时间,从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证,结果表明平均完成一次64点FFT运算仅需要不到1μs。

基于快速MVR-CORDIC算法的格型IIR滤波器

文章提出一种基于MVR-CORDIC算法的格型IIR滤波器结构。采用MVR-CORDIC算法来改进格型IIR滤波器结构中的Givens旋转模块,使改进的滤波器在SQNR性能不变的情况下,比采用常规CORDIC算法的格型IIR滤波器节省约70%的面积,速度提高60%左右,改进后的格型IIR滤波器更适合于高速实时信号处理领域。

数字下变频器的原理与实现方法

阐述了数字下变频器(Digital Down Conversion,DDC)的原理.DDC主要由数字控制振荡器、混频器、低通滤波器等部分组成,DDC是将中频信号与数字控制振荡器产生的载波信号进行混频,再经过低通滤波器得到基带信号,实现了下变频功能.分别介绍了用查表法、坐标旋转数值计算机算法和MVR CORDIC)算法3种方法实现DDC的过程.基于这3种方法设计的DDC应用广泛,同时也适合用于FPGA器件实现.