基于FPGA的16E1光纤复接系统

提出并设计了一种低成本、2～ 1 6个 E1单步复接、采用单片 FPGA实现、通过光纤传输的中小容量数字复接系统 ( FOM) ,作为光纤接入网的传输过渡产品 .在合理定义的系统帧结构基础上 ,采用 VHDL硬件描述语言和自顶向下的设计流程 ,完成了系统的核心逻辑设计 ,并用2 5万门 FPGA进行了仿真和测试 。

SDR中新型自适应复分接芯片的板级验证

针对多用户型软件无线电(SDR)的发展需求,基于FPGA,采用新型时钟提取方案,设计实现了自适应数字复分接芯片的板级验证平台,详细阐述了平台的软、硬件设计及自适应实现过程,给出了平台的各项测试指标。测试结果表明,该平台可满足数字复分接芯片的验证需求。