基于USB 3.0的NAND FLASH数据存储设计

由于目前采用的串口和USB 2.0检测坏块、实现数据读取的方法存在数据读取慢以及数据稳定性低的问题,而在高速大容量存储装置设计中,存储器通常采用NAND FLASH,故提出一种基于USB 3.0总线的NAND FLASH数据存储设计。采用FPGA作为逻辑主控单元,选用USB 3.0芯片CYUSB3014作为FPGA与上位机的通信桥梁,并在FPGA软件上设计ECC数据校验纠错以及NAND FLASH的坏块管理。用户可通过上位机实现数据读取、擦除以及分析。实验结果表明,所设计系统可通过USB 3.0接口将NAND FLASH中存储的数据传输到上位机,传输速度实际可达39 MB/s。

基于P-BiCS架构的hynix 3D Nand Flash产品结构分析

阐述随着电子产品及大数据信息存储应用需求增加,3D Nand Flash产品市场持续增长。介绍一种主流的3D Nand Flash技术架构,并分析应用P-BiCS架构的hynix 3D Nand Flash产品的结构及成分。

基于FPGA的NAND Flash的分区续存的功能设计实现

传统的控制器只能从NAND Flash存储器的起始位置开始存储数据,会覆盖上次存储的数据,无法进行数据的连续存储。针对该问题,本文设计了一种基于FPGA的简单方便的NAND Flash分区管理的方法。该方法在NAND Flash上开辟专用的存储空间,记录最新分区信息,将剩余的NAND Flash空间划成多个分区。本文给出了分区工作机理以及分区控制的状态机图,并进行了验证。

重离子辐照引发的25 nm NAND Flash存储器数据位翻转

为研究不同注量下浮栅存储单元位翻转特点及其翻转截面变化,以及重离子入射导致的多单元翻转,以两款25 nm NAND Flash存储器为载体开展了重离子实验研究。实验结果表明,单个重离子在击中存储单元灵敏体积的情况下足以引起位翻转,位翻转比率随着注量累积基本呈线性变化。由于处于编程状态阈值电压分布低压区的存储单元倾向于在相邻或靠近的地址上集中分布,随着注量累积,这类存储单元数量迅速减少,而其他大量存储单元的翻转数增长率变化不明显,因此位翻转截面随注量累积呈下降趋势。重离子导致两款器件出现多单元翻转,多单元翻转呈现单列、双列以及列间隔等结构。利用离子电离径迹模型估算得到离子电离有效径迹半径,可以判定多单元翻转是由于一个离子的电离有效径迹覆盖了多个存储单元。

基于内建自测试电路的NAND Flash测试方法

随着NAND Flash在存储器市场中的占比与日俱增,对NAND Flash的测试需求也越来越大。针对NAND Flash存储器中存在的故障类型进行讨论,并对现有测试算法进行分析,为提高故障覆盖率以及降低测试时间,对现有的March-like测试算法做出改进,改进算法比March-like算法的故障覆盖率提高了16.7%,测试时间减少了30%。完成存储器内建自测试(MBIST)电路设计,设计了FPGA最小系统板并进行板级验证,结果验证了MBIST电路以及改进的测试算法的可行性。

适用于FPGA与Nand flash阵列星载固态存储器的坏块管理方法

随着遥感、雷达、通信技术的快速发展,卫星有效载荷速率爆发式增长,星载固态存储器需要存储的数据量越来越大,存储速率越来越高,存储读写次数越来越多。作为当前星载固存的主流产品,基于FPGA和Nand flash的星载固态存储器所需的Nand flash数量越来越多,单片容量越来越大。受限于Nand flash的工艺特性,基于FPGA和Nand flash的固态存储器在其生命周期内会产生更多的坏块,从而影响记录载荷数据的正确性。针对星载固态存储器使用过程中产生再生坏块问题,提出了一种基于实时坏块检测、标注和坏块数据自主搬移、坏块自主回收的固态存储器坏块管理方案,有效地消除了再生坏块对载荷数据正确性的影响,降低了再生超级坏块数据的错误扩散和重复错误概率。方案已经过测试验证并已具有多个型号飞行经历,是一种简单、高效、可靠的星载固态存储器坏块管理方法。

基于地址映射的NAND Flash控制器设计

针对嵌入式数据采集系统对NAND Flash进行读写控制时出现的坏块问题和磨损失衡问题,对数据采集系统的工作特点进行分析,借鉴闪存转换层的思想,提出了一种基于地址映射的NAND Flash控制方法,通过建立、维护、查询NAND Flash存储块逻辑地址与物理地址之间的映射关系表,实现NAND Flash的坏块管理和磨损均衡功能,同时介绍了使用地址映射方法的NAND Flash控制器设计过程;仿真测试和实际应用结果表明,基于地址映射方法设计的NAND Flash控制器能够识别、管理出厂坏块和突发坏块,均衡存储块的磨损,提高嵌入式数据采集系统的可靠性;该方法实现过程简单,无需移植文件系统,硬件资源要求低,为嵌入式数据采集系统中NAND Flash的读写控制提供了新的思路。

基于ATE的Nand Flash功能测试优化方法

针对利用自动测试设备测试Nand Flash电路的功能时,遇到坏块就会判定Nand Flash功能失效的问题,对Nand Flash功能测试优化方法进行了研究,使用自动测试设备(ATE)测试系统的紧凑型故障存储器(CFM)的功能,通过纠错码(ECC)将测试结果实时捕获到CFM中,测试程序从CFM中即可读取测试通过或者失败的判断,从而可以更加清晰地判别电路存储单元的性能,解决了在测试Nand Flash电路过程中遇到坏块就判定其功能失效的问题。

3D NAND flash存储器总剂量效应研究

针对大容量NAND flash在空间环境应用时容易由总剂量诱发故障的问题,设计相关实验对3D NAND flash存储器样片进行辐照测试,研究其总剂量效应的发生规律。采用钴60γ射线源作为辐照源,以10 krad(Si)~80 krad(Si)条件进行辐照实验,找到3D NAND flash存储器的编程功能以及擦除功能开始出现故障时对应的总剂量程度,以及读取功能仍然正常的总剂量条件。研究重点关注位于上下边缘的层对总剂量的敏感度,以及由其导致的不同层之间的错误比特数“U”型曲线。围绕试验结果,对不同的辐照场景下主控芯片的设计及应用情况做了详细讨论。

一种Nand Flash错误数据冗余替换方法

为了解决现有NAND闪存(Nand-Flash)写操作冗余替换方法耗时较长的技术问题,本文提供了一种新型Nand-Flash错误数据冗余替换方法。引入先进先出(FIFO)结构并将FIFO分成两部分,一部分用来存储页面缓存区(page buffer)中要替换的字节的位置,另一部分存储读回的包含替换字节的数据,输出时通过硬件选出所有要替换的字节一次写入冗余区域,整个冗余替换过程耗时较短。

一种基于RCRF+BCH算法的NAND FLASH纠错方案的FPGA设计与实现

针对目前NAND FLASH随着使用时间的增长误码率随之增高的特性,提出了一种在使用更少校验位的情况下纠错能力更强的高速并行RCRF+BCH纠错方案,初步用RCRF的思想对部分初始擦除错误进行纠正,然后级联BCH码纠正剩余的位错,很好地保证数据的准确性,显著提高存储系统的可靠性。首先详细阐述了该高速并行算法的编译码原理和执行步骤,在BCH部分中使用消耗更少硬件资源的无求逆的iBM关键方程求解算法,然后推导出错误位置多项式不同路径的几种确定形式,方便应用组合逻辑对其进行描述,避免了复杂的迭代判断过程,进一步提高了译码速度,并采用模块化的处理方式和流水线的操作模式优化了BCH的编译码结构。最终在FPGA平台硬件实现并仿真验证了此方案的有效性。

基于NAND Flash的CPU安全启动设计与实现

NAND Flash存储器以其容量大、成本低和速度快的优势,在嵌入式系统中得到广泛的应用。但是,由于NAND Flash固有的器件特性,必须要有驱动才能对其进行读写,存储于其上的代码不能直接执行,因此其并不适合作为系统启动代码的存储介质。一般采用NOR Flash存储启动代码并直接执行,然后再引导存储于NAND Flash中的操作系统镜像,这增大了系统成本和功耗。设计并实现了一种基于NAND Flash的CPU安全启动方法。该方法首先通过软硬件结合的方式,在片内NAND Flash控制器中增加块映射表结构,并由NAND Flash中第1块空间存储的代码进行好块寻找和块映射表填写,使NAND Flash的一部分存储空间可以直接映射为硬件可访问的内存空间,从而使得NAND Flash可以作为系统启动的存储介质,实现仅需NAND Flash存储的系统。还提出了一种扩展BootROM的方案,结合NAND Flash地址映射结构,将片内BootROM的一部分扩展到NAND Flash的第1块存储空间中,并通过Hash比对验证BootROM,从而有效降低了片内BootROM的设计复杂度,减少了代码量。通过提出的方法,可以有效地实现单NAND Flash系统的安全启动,降低了系统成本,提高了系统的安全特性。

一种基于虚拟页地址映射的NAND Flash管理算法

本文提出了一种基于虚拟页地址映射的NAND Flash管理算法.该算法通过定义坏块表、对应表等结构,以及设计的坏块替换策略和虚拟页地址到实际物理页地址的转换算法,实现上层软件采用虚拟地址对NAND Flash的无坏块连续页地址访问.该算法是一种高效的地址映射算法,能高效地对数据进行索引,占用SRAM空间较少,使系统达到高性能,并使得闪存使用的更加稳定持久.

一种弹载信息处理器NAND Flash高可靠数据管理方法

为解决弹载信息处理器NAND Flash存取关键数据时,采用坏块管理和数据备份机制仍然无法避免的数据错误问题,提出一种NAND Flash全生命周期高可靠数据管理方法:以DSP软件进行坏块管理为基础,结合一种基于FPGA的改进BCH ECC校验算法,对弹载信息处理器NAND Flash全生命周期进行坏块检测评价,来提高数据管理的可靠性。提出的改进BCH ECC校验算法,采用PE单元复用方式实现读取NAND Flash数据时检9纠8实时检测。相比传统BCH ECC校验算法,该算法检测准确,占用FPGA逻辑资源少,检测速度快,非常适合高可靠性、强实时性弹载信息处理器应用场合。仿真效验结果表明,采用该方法可有效提高NAND Flash数据管理可靠性。

基于FPGA的NAND FLASH坏块表的设计与实现

在现代电子设备中,越来越多的产品使用NAND FLASH芯片来进行大容量的数据存储,而且使用FPGA作为核心处理芯片与NAND FLASH直接交联。根据NAND FLASH的特点,需要识别NAND FLASH芯片的坏块并进行管理。FPGA对坏块的管理不能按照软件的坏块管理方式进行。本文提出了一种基于FPGA的NAND FLASH芯片坏块表的设计方法,利用FPGA中RAM模块,设计了状态机电路,灵活地实现坏块表的建立、储存和管理,并且对该设计进行测试验证。

基于ONFI标准的NAND Flash控制器设计与仿真

针对NAND Flash操作复杂性较高的问题,设计一个支持ONFI标准的NAND Flash控制器,实现处理器与NAND Flash之间的无缝连接。采用Xilinx ISE设计工具和VHDL语言,分引脚、寄存器与缓存、时钟控制和状态机4个部分开展设计,并用Modelsim SE软件进行了仿真验证。结果满足需要。

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。

NAND flash图像记录系统坏块管理关键技术

提出了NAND flash型高速大容量图像记录系统的高效坏块管理方案。针对坏块表的快速检索和可靠存储问题,提出了基于位索引的坏块信息快速检索结构;为解决坏块快速匹配问题,提出了基于滑动窗口的无效块预匹配机制;对于突发坏块造成写入速度下降问题,提出了滞后回写机制。系统架构全部用硬件方式在FPGA中实现,实验结果表明:检索8个物理块坏块信息仅耗时2个时钟周期;预匹配和正确物理地址生成耗时都为0个时钟周期;突发坏块发生时系统写入速度不受影响,滞后写回在最差情况下耗时也仅22.280 36 ms;系统持续写入速度最大为848.65 MB/s,读取速度为1 265.5 MB/s,擦除速度为9 120.245 MB/s,系统存储容量为160 GB,坏块管理保留容量为8 GB,纠错能力为1 bit/512 B。

开放式大容量NAND Flash数据存储系统设计与实现

完成了一种基于NAND Flash存储介质的开放式大容量数据存储系统设计,包括硬件系统以及软件系统的设计,并在软件设计中重点提出了应用于NAND闪存的数据管理算法,通过二级地址映射,按块中的脏页数回收脏块和按时间标记转移静态信息实现坏块管理,均匀损耗.该设计能为各种存储器件提供底层的NAND闪存存储系统,使其能方便快速地存储数据而不需要考虑NAND闪存的物理特性.

基于NAND Flash的高速大容量存储系统的设计

针对空间相机地面检测设备数据信息量大、存储速度快的特点,采用性能优良的NAND型Flash为存储介质,FPGA为控制核心,实现了高速大容量存储系统的设计。针对数据存储速度的提升,引入双plane操作、并行及流水线的方式控制Flash阵列。通过对Flash芯片中坏块特点的研究,引入了坏块管理部分。实验结果表明,该系统能够完成空间相机大量原始数据的高速记录工作,保证了数据记录的实时性及可靠性。