NUMA架构内多个节点间访存延时平衡的内存分配策略

随着多核架构的发展和普及,NUMA多核架构凭借其本地访存低延时的优势,被各大商业数据中心以及科学计算集群广泛采用.NUMA架构通过增加多个内存控制器,缓解了多核架构下对同一个内存控制器的争用问题,但同时也增加了内存管理的负担.Linux的系统开发者为了实现充分利用NUMA本地访存低延时的特点,在为进程分配内存时,选择进程当前正在运行的NUMA节点作为分配内存的目标节点.这种分配会导致进/线程之间共享内存的不公平.例如,一个在当前本地节点被分配很多内存的进程,可能被调度到远端节点运行,这样会导致进程的性能波动.针对这一问题,该文设计了一种保证NUMA架构内各内存节点间访存延时平衡的内存分配策略,并在Linux系统中实现和验证.延时的获取方法依赖平台,但是系统内核的策略是通用的.实验结果表明,与Linux默认的内存分配策略相比,进/线程间的不公平性平均降低了16%(最多34%),并且各进/线程的性能没有较大抖动.

NUMA结构的高效实时稳定的垃圾回收算法

针对非一致性内存访问架构（NUMA）在垃圾回收（GC）过程中存在大量的远程内存读写导致GC性能降低的问题，对GC过程的各个阶段进行分析与研究，提出了一种基于NUMA结构的高效实时稳定的GC算法。该算法首先基于NUMA结构改进传统分代GC机制的堆空间布局，然后通过控制GC过程中扫描活跃对象阶段的初始根对象选取、动态负载均衡阶段截取任务队列的选取以及复制活跃对象阶段对象复制位置的选取，大大减少GC过程中的远程访问次数。这种改进的GC机制对所有NUMA结构具有通用性。以Godson-3处理器的NUMA平台为例进行的实验结果显示，优化的GC机制极大地缩短了GC的时间，而且提高了应用程序的性能以及稳定性。在SPECjvm2008测试中，GC时间平均缩短了14．6％（GC总时间缩短4．1％-41．58％），应用程序的性能平均提升了4．68％（最高提升17．8％），应用程序的性能稳定性提升了76．2％。

NUMA架构下数据热度的内存数据库日志恢复技术

在内存数据库故障恢复技术中,命令日志是针对内存数据库设计的粗粒度的、轻量级的日志记录方式。但在非统一内存访问(non-uniform memory access,NUMA)体系架构下面向数据的数据库设计中利用命令日志进行故障恢复时,由于数据访问频率不均衡,导致负责高频数据恢复的CPU线程负载加重,而其他CPU相对空闲。针对这种工作负载不均衡所导致的恢复时间开销增大的情况,提出了NUMA体系架构下基于热度记录的内存数据库日志恢复算法。该算法中,每一条数据的访问次数作为该数据的热度记录下来。在并行恢复时,根据数据热度,将数据比较均衡地划分到各个节点的CPU线程执行恢复操作,以此来提高数据库的恢复速度。实验结果表明,该方案比NUMA架构下的常规恢复方案快,而且数据的热度越高,恢复速度的提升越明显,最高提升了19%。

NUMA架构的龙芯3A板级设计及工程化技术研究

针对关键应用对信息处理能力提出的性能要求以及国产化需求,在分析龙芯3A处理器架构特点的基础上,设计了基于NUMA并行处理架构的龙芯3A高性能处理模块,并对抗恶劣环境的关键问题进行了分析和设计,解决了散热、电源监控及供电优化、启动速度等问题。通过测试验证,性能可以满足关键应用对信息处理能力的要求,从而有效解决了龙芯3A访存能力有限的问题。同时对SMP和NUMA架构下,龙芯3A处理器CPU数量的增加对访存性能的提升的关系进行了探讨。

MPD:结点具有多个并行缓存一致性域的CC-NUMA系统

大规模高速缓存一致性非均匀存储访问(cache coherence non-uniform memory access,CC-NUMA)系统通常采用两级一致性域方法来降低缓存一致性协议维护开销,提升系统性能.两级一致性域系统中,多个处理器互连,形成结点内一致性域;多个结点互连,形成结点间一致性域.然而,受限于处理器直连能力与处理器可识别ID数,系统的单结点规模有限,系统规模的扩展不得不依靠增加结点数来实现,使得大规模CC-NUMA系统的结点间互连复杂度上升,跨结点访问带宽和延迟急剧增长,影响了系统性能的有效扩展.MPD系统通过在结点内构建多个并行缓存一致性域,突破了处理器直连能力与可识别ID数对单结点规模的限制,能够大幅减少结点数量,并将部分结点间访问转化为结点内访问,实现系统性能的有效扩展.理论分析和实验结果表明:采用同规格处理器的32路系统中,结点内4个并行缓存一致性域的MPD系统可实现结点数目减少75%、一致性目录存储开销节省40%以上、平均访问延迟降低约27.9%、系统整体性能提升约14.4%.

基于CPU与GPU的异构模板计算优化研究

模板计算是一类使用固定模板的算法,被广泛应用于图像处理、计算流体动力学模拟等领域,现有的模板计算存在计算并行度弱、缓存命中率低、无法充分利用计算资源等问题。在消息传递接口(MPI)计算模型和跨平台多线程(OpenMP)计算模型的基础上提出MPI+OpenMP、统一计算设备架构(CUDA)+OpenMP两种混合计算模型。相较于常规的MPI计算模型,MPI+OpenMP计算模型通过使用MPI进行多节点之间的粗粒度通信,使用OpenMP实现进程内部的细粒度并行计算,并结合单指令多数据、非一致内存访问、数据预取、数据分块等技术,提高模板计算过程中的缓存命中率与计算并行能力,加快计算速度。在只采用CUDA进行模板计算时,CPU的计算资源没有得到充分利用,浪费了大量计算资源,CUDA+OpenMP计算模型通过对计算任务的负载划分让CPU也参与到计算中,以减少通信开销及充分利用CPU的多核并行计算能力。实验结果表明,OpenMP+MPI计算模型相较于MPI计算模型的平均加速比为3.67,CUDA+OpenMP计算模型相较于CUDA计算模型的平均加速比为1.26,OpenMP+MPI和CUDA+OpenMP两种计算模型的性能均得到了显著提升。

基于相变存储器的存储技术研究综述

以数据为中心的大数据技术给计算机存储系统带来了机遇和挑战.传统的基于动态随机存储器(DRAM)器件的内存面临工艺尺寸缩小至2Xnm及以下所带来的系统稳定性、数据可靠性等问题;相变存储器(PCM)具有非易失性、存储密度高、功耗低、抗辐射干扰等优点,且读写性能接近DRAM,是未来最有可能取代DRAM的非易失存储器,它为存储系统的研究和设计提供了新的解决方案.文中在归纳相变存储器器件发展和研究现状的基础上,对相变存储器在系统级的应用方式和面临的问题进行了比较和分析,研究了基于相变存储器的内存技术和外存技术,分析了当前在PCM的寿命、写性能、延迟、功耗等方面所提出的解决方案,指出了现有方案的优势和面临的缺陷,并探讨了未来的研究方向,为该领域在今后的发展提供了一定的参考.

新型非易失性存储器架构的缓存优化方法综述

随着半导体工艺的发展,处理器集成的片上缓存越来越大,传统存储器件的漏电功耗问题日益严峻,如何设计高能效的片上存储架构已成为重要挑战.为解决这些问题,国内外研究者讨论了大量的新型非易失性存储技术,它们具有非易失性、低功耗和高存储密度等优良特性.为探索spintransfer torque RAM(STT-RAM),phase change memory(PCM),resistive RAM(RRAM)和domainwall memory(DWM)四种新型非易失性存储器(non-volatile memory,NVM)架构缓存的方法,对比了其与传统存储器件的物理特性,讨论了其架构缓存的优缺点和适用性,重点分类并总结了其架构缓存的优化方法和策略,分析了其中针对新型非易失性存储器写功耗高、写寿命有限和写延迟长等缺点所作出的关键优化技术,最后探讨了新型非易失性存储器件在未来缓存优化中可能的研究方向.

多核处理器非一致Cache体系结构延迟优化技术研究综述

非一致Cache体系结构(non-uniform cache architecture,NUCA)为解决多核处理器(chip multi-processor)"存储墙"难题提供了新的设计思路.重点关注面向CMP的NUCA延迟优化技术,在介绍若干典型NUCA模型的基础上,分析大容量Cache环境下共享/私有机制中的延迟-容量权衡问题,讨论映射、迁移、复制和搜索等数据管理机制在多核环境下的优缺点.最后,针对基于片上网络(network-on-chip,NoC)互连结构的可扩展CMP体系结构,从NUCA模型优化、数据管理和一致性维护机制3个方面讨论和预测未来CMP NUCA延迟优化领域的发展趋势及面临的挑战性问题.

基于写页面热度的混合内存页面管理策略

针对阻变存储器(RRAM)写延迟大的问题,提出一种基于写页面热度的混合内存页面管理策略,将写页面进行冷热区分,存于动态随机访问存储器(DRAM)上,减少RRAM上的写数量.在基准程序集PARSEC下对混合内存系统的性能进行测试与分析.结果表明,所提出的页面管理策略可以有效地提高系统性能.

基于间接学习结构的改进功放非线性失真补偿算法

随着无线通信的迅猛发展,频谱资源紧张和功放功率效率低等问题亟待解决。虽然采用高阶调制方式可以缓解资源紧张问题,但信号通过功放产生的非线性失真不仅严重影响带内通信的可靠性,还会影响邻近信道。因此,鉴于基带自适应数字预失真补偿技术,将16QAM调制作为测试信号,建立功放非线性模型和预失真模型,基于间接学习结构,利用归一化最小均方(NLMS)算法来获取预失真器补偿参数。特别地,引入平均邻近信道功率比(ACPR)作为优化目标函数来确定NLMS算法的最佳步长因子,使得在满足传输性能的前提下对邻近信道的干扰降低至最小。仿真结果证明了所提改进算法的有效性。

面向非易失内存的结构和系统级设计与优化综述

当今各类计算机应用都进入一个飞速发展的阶段,无论是"计算密集型"还是"存储密集型"应用都对存储系统的容量、性能以及功耗不断提出更高的要求.然而,由于传统内存工艺(DRAM)的发展落后于计算逻辑工艺(CMOS),基于DRAM的内存设计逐渐无法满足这些设计需求.同时,基于HDD的外存性能与DRAM主存间的差距也逐渐增加.而各种非易失存储工艺取得长足的进步,为解决这一问题提供了新的机遇.本文就近年来针对非易失内存的结构和系统级设计与优化的研究工作进行综述,揭示非易失内存对存储系统的性能、功耗等都有明显的改善.

NVM+DRAM混合内存架构下的连接算法优化

非易失性内存(Non-Volatile Memory,NVM)具有按字节存取、非易失、存储密度高、能耗低等优点,因此被认为是替代DRAM的下一代内存技术.虽然目前NVM的存取速度远高于闪存,但还低于DRAM,并且还存在着读写不均衡等问题.因此,综合内存性能、存储密度、非易失性等因素,构建基于NVM和DRAM的混合内存系统是未来若干年内的可行方案.本论文以NVM+DRAM混合内存架构为基础,研究了混合内存架构下传统数据库磁盘连接算法的优化方法.由于传统的连接算法在混合内存架构和纯DRAM架构下的I/O代价相同,因此我们的主要目标是优化内存代价.在传统的磁盘连接算法中,中间过程产生的数据结构的读写次数存在着较大差别.如果将连接过程的中间数据结构以合适的策略存放在混合内存中,则有望降低连接算法的内存代价.基于这一思路,论文首先给出了一个形式化的数据结构(映像)部署模型,分析了连接算法内存代价的上下界及其成立条件并给出了证明,进而给出了基于最优部署模型的连接算法优化设计.最后,论文实现了4种连接算法,包括嵌套循环连接、排序连接、散列连接等3种经典连接算法以及面向内存数据库的虚拟分区连接算法,并对比了最优映像部署模型、最差映像部署模型和随机映像部署模型下各个连接算法的性能.实验结果证明,最优映像部署模型能显著提升4种连接算法在混合内存架构下的时间性能,并显著减少了NVM写总数.

面向DRAM和NVM异构混合内存架构的排序连接算法优化

随着计算机技术的高速发展,数据的应用规模也在不断扩大,各行各业对于数据存取速度的要求也越来越高。为了满足这种需求,内存数据库的思想被提出,然而传统的内存存储器DRAM由于密度和能耗的限制无法大规模集成和扩展。与此同时,非易失内存(NVM)以其性能高、密度高、能耗低的优势弥补了DRAM的不足。DRAM和NVM结合在一起组成的混合内存系统能够发挥出更高的性能和更强的扩展能力,同时也更加经济高效。在这种新的混合内存架构下,传统的算法面临着巨大的挑战,因为它们必须要对新的架构进行优化。故从数据库系统常用的排序连接算法出发,探索其在混合内存系统上的更优使用方式,提出了键值分离的排序连接算法,并在此基础上提出了3种不同的C-Join算法。实验结果表明,提出的方案达到了预期的目标,不仅减少了DRAM的使用,同时也提高了算法的时间性能。

基于步长优化的改进功放非线性失真补偿算法

随着无线通信的迅猛发展,频谱资源紧张和功放功率效率低等问题亟待解决。虽然采用高阶调制方式可以缓解资源紧张问题,但信号通过功放时会产生非线性失真,严重影响通信质量。由于数字信号处理(DSP)技术的高速发展,基带自适应数字预失真补偿技术成为了实现功放线性化最有效的方式之一。于是,提出了一种基于步长优化的改进LMS自适应功放预失真算法,其利用预失真前后星座图的EVM改善值作为优化目标函数,通过目标函数的最大化来确定LMS算法的最佳步长因子。以64QAM信号作为测试信号,建立功放无记忆非线性模型,并基于三阶无记忆多项式预失真模型和间接学习结构获取预失真器补偿参数。仿真结果表明,经过预失真补偿的星座图和功率谱带外再生得到了较好矫正,幅度和相位失真得到极大改善,系统线性化性能非常理想。

基于多虚空间多重映射技术的并行操作系统

高性能计算机系统的可扩展性是系统设计的一大难题 ,NUMA(non-uniform memory architecture)结构正是为了解决共享存储体系的可扩展性问题而提出来的 .研究和实践表明 ,整机系统的可扩展性与操作系统的结构有着密切的关系 .典型的多处理机操作系统通常采用两种结构 ,基于共享的单一核心结构以及基于消息的多核心结构 .通过分析得出结论认为 ,这两种结构都不能很好地适应可扩展并行机尤其是 NUMA结构并行机的需求 .针对存在的问题 ,提出了新的结构设计思想 :多虚空间多重映射与主动消息相结合 .测试和运行结果显示 。

基于国产平台的非易失功能模拟方法

为满足工程实践中对非易失内存的需求,在不对自主通用服务器主板进行重新设计修改的前提下,设计并实现一种基于软件模拟方法。通过修改操作系统内核以及驱动,将普通的易失性内存模拟为非易失内存,实现关机时数据保存以及开机时数据恢复功能。通过与NVDIMM-N非易失内存在执行时间以及读写性能方面进行对比,采用该模拟方法达到的效果整体上优于使用NVDIMM-N非易失内存设备。

基于热点数据的持久性内存索引查询加速

非易失性内存(Non-Volatile Memory,NVM),也被称为持久性内存(Persistent Memory,PM),具有按位寻址、持久性、存储密度高、低延迟等特点。虽然NVM的延迟远小于闪存,但高于DRAM(Dynamic Random Access Memory)。此外,NVM还有读写不均衡、写次数有限等不足。因此,目前NVM还无法完全代替DRAM。一种更为合理的方法是利用NVM构建基于DRAM+NVM的混合内存架构。文中针对NVM和DRAM构成的混合内存架构,着重研究了基于热点数据的持久性内存索引加速方法。具体而言,以数据访问中的倾斜性特征为基础,利用DRAM的低延迟和NVM的持久性与高存储密度,提出了在持久性内存索引的基础上增加基于DRAM的热点数据缓存,进而提出了可以根据热点数据的变化自动调整缓存的查询自适应索引方法。将所提方法应用到多种持久性内存索引上,包括wBtree,FPTree以及Fast&Fair,并进行了对比实验。结果表明,当热点数据访问达到总访问次数的80%时,所提索引加速方法在3种索引上的查询性能分别取得了52%,33%,37%的提升。

PC服务器新发展

本文叙述PC服务器新发展动向和各个不同厂家的新PC服务器产品的特点,对先进的对称多处理机/缓存相干非均匀存储器访问体系结构作出较详细的介绍。

基于忆阻器的非易失逻辑研究前沿

非易失逻辑作为一种极具发展前景的非冯计算架构,能够实现单元层面的计算、存储功能融合,缓解传统计算架构中由于数据频繁搬运带来的性能和能耗问题。忆阻器具有操作速度快、可微缩性强、循环寿命长、与CMOS工艺兼容等特点,在实现非易失逻辑运算时有着不可比拟的优势。本文综述了利用忆阻器实现非易失逻辑运算的研究现状与前沿,对现有方法进行归纳、总结,从器件、阵列两个层面评估了影响逻辑运算性能的因素和优化方案,并对基于忆阻器非易失逻辑实现存算一体系统的发展趋势进行了总结和展望。