基于NiosⅡ的LCD驱动IP核的设计

针对不同型号液晶屏之间的驱动差异问题,提出一种基于NiosⅡ的LCD驱动的IP核设计方法。研究基于NIOSⅡ的LCD驱动IP核的体系结构及其软件实现过程。经过测试,所设计的LCD驱动IP核能够应用于不同型号的液晶屏,且运行稳定。

Nios-Ⅱ下的Lvds高速串行接口IP设计与实现

介绍了Nios-Ⅱ处理器的外设IP的设计方法,详细介绍了一种可用于多片FPGA板间通信的自定义高速串行接口IP的设计,该IP采用主、从结构,使用Lvds接口进行底层串行数据的高速传输,同时给出了相关的驱动程序的编写方法。实验表明,该IP可被无缝整合到各种形式的SOPC嵌入式系统中。

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。

SOPC中NiosⅡ的LCD显示驱动IP设计

针对SOPC Builder系统没有提供128064液晶模块驱动的问题,以CBG128064液晶模块为例,采用有限状态机,用Verilog HDL语言设计了显示驱动IP核,并构建了基于NiosⅡ嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上,验证了该设计的可行性。

基于NiosⅡ的矿井IP语音通信终端的设计及实现

文章介绍了一种基于NiosⅡ的矿井IP语音通信终端。系统采用TLC32044芯片进行语音信号的A/D和D/A转换,AMBE-1000芯片对语音数字信号进行编解码,NiosⅡCPU负责提供系统所需的所有时序,并对数据进行处理。终端通过以太网控制器DM9000经RJ45与井下工业以太网互联,实现了矿井IP语音通信。

基于NiosⅡ的NAND Flash控制器IP设计

文章介绍一种基于NiosⅡ处理器的NAND Flash控制器的设计思路和设计方法。着重介绍NAND Flash控制器的状态机和驱动程序的设计。该NAND Flash控制器IP已在集成测试仪器的SOPC系统中稳定应用。

基于NiosⅡ的扫描信号发生器IP核设计

本文根据NiosⅡ嵌入式系统的Avalon总线规范,提出了一种可控震源扫描信号发生器IP核设计的方法,并详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软、硬件协同设计,实现了起止频率和扫描时长可调的线性升降频正弦扫描信号与频率可调的伪随机扫描信号发生器的IP核设计。通过对该IP核进行验证,证明了其可行性和正确性。

基于NiosⅡ的IP Camera传输系统实现

介绍一种基于NiosII软核的网络摄像头采集与以太网内传输,以及上位机显示系统。利用Altera公司提供的QuartusII﹑SOPC Builder和NiosII IDE等工具,通过NiosII软核控制,实现在SRAM中存满一帧图像的传输方法,并且在上位机中开发套接字应用软件来接收、显示视频,并验证了远程视频监控的可行性。

基于NIOSⅡ的便携式远程医疗监护器硬件平台的设计

随着HHCE(家庭医疗保健工程)的兴起与远程医疗的不断发展,本文提出一种面向用户终端使用的便携式远程医疗监护器的解决方案。该方案在硬件设计上以SoPC(片上可编程系统)技术为基础,在单片FPGA上实现整个系统构建;其中CPU选用Altera公司的NiosⅡ软核处理器进行开发,硬件平台关键模块使用Altera公司的EDA软件QuartusIIV5.0完成设计,且在Altera1C20FPGA开发板上通过了验证。本文着重阐述了整个硬件平台的设计流程与研制过程,并给出了关键技术的设计思路和重要步骤。

基于Nios Ⅱ的UART设计方法研究

通过讨论NiosⅡ处理器应用中的UART软件硬件设计方法,以及在设计过程中需要注意的问题,给出了UART寄存器的定义和UART波特率的计算方法,描述了硬件连接电路原理,具体说明了Nios Ⅱ系统中IP核的使用方法。同时,给出了Nios Ⅱ系统UART软件的数据结构,提供了一种简便可行的检测串口通信是否正常的方法,并给出了Nios Ⅱ下的串口中断编程方法。

基于Nios Ⅱ的双网传真机系统的研究与开发

基于Nios-Ⅱ设计和实现了支持PSTN网络、Internet网络的双网传真机系统,利用FPGA实现了传真机系统的多个电路模块,包括A/D采样控制逻辑、二值化图像处理模块、MH编码模块、MH译码模块和CIS扫描、TPH打印、电机控制模块。基于μC/OS-Ⅱ、Niche TCP/IP实现了T30协议通信、非实时网络传真通信、Tiff文件创建、Tiff文件解析模块。使用Altera Cyclone EP1C20开发板实现和验证了整机系统,经过软硬件联调,达到了系统设计指标和功能。

基于NIOSⅡ的嵌入式以太网口的设计

论述了一种实现嵌入式系统网络化的新思路,通过简化的TCP／IP协议LwIP,利用NIOSⅡ,将其移植到MicroC/OS-Ⅱ操作系统中,以此实现嵌入式设备与网络的互联。从硬件和软件两个部分详细介绍了基于NIOSⅡ软核CPU的嵌入式以太网口的开发。还介绍SOPC Builder的使用,操作系统的移植,TCP／IP的移植以及NIOSⅡ中驱动程序和应用程序的编写。

基于NiosⅡ/SOPC的嵌入式数字IC测试

为实现数字IC故障检测的SOPC设计,在Altera-Cyclone EP1C6Q240中嵌入软核处理器NiosⅡ,用继电器EC2-5NW2阵列完成各引线的通用控制,在NiosⅡ控制下离线完成了对常用TTL74/54、CMOS 4000/4500系列常用数字IC芯片故障检测。文中详细介绍了系统结构、引脚控制,讲述了NiosⅡ-FPGA/SOPC的设计思想和实现方法。实验效果好,实践表明该设计是切实可行的。

基于Nios Ⅱ的直流电机控制系统设计

直流电机的控制一般采用单片机或DSP作为核心控制器,集成度较低并且稳定性较差。文中介绍了一种基于Nios Ⅱ软核处理器的直流电机控制系统。利用SOPC平台设计并封装了PWM模块,在FPGA内嵌入Nios Ⅱ软核作为微处理器,借助光电编码器实现电机测速反馈。同时,采用数字PID算法实现对直流电机的PWM闭环调速控制,并最后对数字PID算法进行改进。实验表明,改进后控制系统的动态性能得到了很大的改善,而且整个系统的设计简单,集成度高,系统稳定,同时也在实际的应用中得到了验证。

基于Nios Ⅱ软核处理器的PWM控制器设计

介绍了Altera公司最新开发的SOPC解决方案——Nios Ⅱ软核处理器,提出了基于Nios Ⅱ嵌入式软核处理器的脉宽调制PWM控制器的硬件、软件设计方法,并给出了脉宽调制PWM软件编写的程序。实验结果表明,与现有的其它方法相比,该方法具有灵活、稳定、易维护、高效率等优点。

基于NiosⅡ的信号发生器

可编程片上系统(SOPC)设计是一个崭新的、富有生机的嵌入式系统设计方向。嵌入式集成化设计己成为电子领域发展的一种趋势。Altera(?) Quartus(?)Ⅱ设计软件为可编程芯片系统(SOPC)提供最全面的设计环境。本文介绍基于NiosⅡ的波形发生器在QUARTUSⅡ工具包下的设计与实现。该设计采用嵌入式软处理器核NiosⅡ以及自主编写的包括实现DDS在内的多种IP Core,最大限度地实现系统的集成化。

基于Nios Ⅱ双核处理器的数字水印系统设计

为了提高数字水印系统的处理速度,引入多核处理技术非常必要。提出一种基于NiosⅡ双核处理器的数字水印系统的设计方案。系统采用主从处理器架构,处理器之间通过Mutex互斥硬核和共享存储进行通信。利用栅障同步机制和有限状态机思想进行相关硬件系统搭建和软件程序设计。系统采用一种基于DCT变换和Arnold置乱的新型彩色图像水印算法。实验证明,与基于单个NiosⅡ处理器、ARM或者DSP实现的数字水印嵌入式系统相比,双核系统在没有增加过多硬件资源占用的基础上,有效提高了数字水印处理的执行效率,同时兼顾了很好的便携性。

基于Nios Ⅱ的SOPC系统设计

介绍了SOPC的基本概念,通过一个示例介绍了基于Quartus Ⅱ的SOPC Builder和Nios Ⅱ IDE软件设计Nios处理器的软硬件过程。

基于NiosⅡ的导引头电子舱信号群高速采集系统

导引头电子舱是导弹探测、跟踪目标的部件,是导弹系统的关键部分,因此电子舱产品使用前的调试和检测至关重要。介绍了一种基于Nios II的导引头电子舱信号群高速采集系统。该系统采用Cyclone II系列EP2C35芯片,以Nios II软核为核心处理器,完成了对A/D转换后的30路信号群的高速采集处理。与之前采用PCI总线方案相比,此方案简化了硬件电路、减小了设备体积、降低了成本,可以满足不同产品的各种逻辑电平、编码装定、参数预置及功能拓展升级的需求,提高了系统的可靠性和智能化分析处理实验数据的水平。

基于Nios Ⅱ软核的视频解码系统优化设计

研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。