基于NiosII处理器的视频字符叠加的设计与实现

实现了视频字符叠加模块,提出了几个在功能实现时应该注意的问题,其特点是可以在视频的任意位置叠加字符和图像,内容变动时容易修改。并且基于NiosII高性能、参数可配置、可移植、灵活性、实用性等特点,用NiosII来替代串口的功能,给FPGA发送指令或数据以控制图像显示并方便功能调试。

基于Nios II的音频播放器硬件实现

基于SOPC技术的系统设计具有极大的灵活性,因而在许多电子设计中被广泛的采用,本文设计了一款基于Nios II嵌入式处理器的音频播放器,详细介绍了音频播放器在Nios II处理器上的实现方法,通过实现SD卡、解码芯片——VS1053B等硬件的驱动,最终在FPGA上成功运行。

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。

基于NIOSⅡ处理器的多通道ns级时序控制同步机设计

ns级时序控制同步机主要用于多套高速数据采集系统、多套高速摄影测试系统的精确同步触发、精确延时触发控制等方面,对军工靶场试验测试具有重要意义;详细介绍利用NIOS Ⅱ软核处理器设计嵌入式五通道ns级时序同步机的软硬件实现技术,实现了五通道ns时序参数的输入、存储、整定以及时序输出控制等;时序在线跟踪测试表明,该同步机完全满足设计要求,其各通道时序控制精度为20ns,单通道时间设置范围为20ns至100s,可应用于工程实际测试;本同步机的设计技术对相关开发人员具有一定的参考意义。

NIOS-Ⅱ处理器的大容量数据采集存储系统设计

以NIOS-Ⅱ处理器为核心,构建一个SOPC系统,控制CH376文件管理芯片,将采集的数据以文件形式写入U盘中,以满足现场大容量数据的快速采样存储的需要。由于FPGA具有输入输出引脚多、运行速度快和可编程的特点,只要软件稍作修改,即可将数据存入SD卡中。经过软硬件的综合测试,能成功实现系统各项功能。

基于PCI Express总线和NiosⅡ的高速数据传输卡设计

通过对PCI Express(简称PCIE)总线特点的研究,提出了一种基于PCIE总线和NiosⅡ处理器的高速数据采集传输卡的设计方法。采用NiosⅡ处理器作为整个系统的核心控制器,实现了信号处理机与计算机之间的高速数据稳定可靠的传输。详细讨论了系统各功能模块的实现方法,并对各模块进行了实际的分析和测试。结果表明该板卡工作状态稳定,能够实时无误地传输数据。

一种基于NiosⅡ软核的自适应滤波器实现

为了有效地滤除心电信号的50Hz工频干扰,设计一种基于NiosⅡ的自适应滤波器。利用QuartusII8.0开发工具进行硬件系统的开发;利用NiosⅡ作为运算器来实现自适应滤波器算法;采用了自定义浮点指令的方法,提高滤波速度。测试了基于NiosⅡ/e、NiosII/s和NiosⅡ/f三种CPU的自适应滤波器性能,测试结果表明,三种自适应滤波器滤波效果良好,执行速度比用软件实现的要都快10倍以上。

基于双NiosⅡ处理器的实时图像采集系统

在视频压缩编码算法的硬件实时实现中,针对专用芯片系统不够灵活、无法进行算法升级与更新等问题,利用双NiosⅡ处理器,主处理器完成管理功能和处理人机交互界面,协处理器做图像的编解码以及完成与计算机之间的数据传输,通过软硬件设计开发,实现实时图像采集系统。该方案算法易于升级,而且硬件系统也易于做相应的升级和更新,降低了系统成本。

NIOS Ⅱ处理器中定制指令的设计与实现

概要介绍NIOS Ⅱ处理器,详述NIOS Ⅱ处理器中定制指令的硬件实现和软件接口。并结合实例说明在进行SOPC设计时,可以把强实时软件算法或费时的软件计算作为定制指令,加入到NIOS Ⅱ处理器指令集中,提高系统性能。

基于NiosⅡ处理器的USB接口设计

本文以NiosⅡ嵌入式软处理器为核心,利用USB控制芯片CH372,设计了基于NiosⅡ嵌入式软处理器的USB通信接口。本文重点介绍了USB接口的硬件实现方案,分析了CH372的通信流程,并编写了下位机和上位机PC的通信程序。与传统的嵌入式设计方案相比,该方案的整体性更好,具有很强的扩展性和灵活性,降低了软件的开发成本以及硬件实现风险。

一种新的NIOS-Ⅱ Turbo解码器硬件加速方案

提出了一种基于硬件加速的NIOS-ⅡTurbo解码器的实现．该方案首先构建了由两个并行级联的RSC编码器组成的编码器和由两个相同的SOVA解码器组成的解码器所构成的Matlab原型，仿真结果表明解码器中误码率在每次迭代中都有下降（下降至10-4），除了低信噪比情况（低于-5dB）．然后，描述并比较了两种基于FPGA实现的解码器．第一种是由一个运行在NIOSⅡ快速型软核处理器的软件实现，第二种是在第一种方案中加入了硬件加速器．从硬件解码过程加速实施的结果来看，BER大致和软件解码实现相同，但执行时间减少了25％～34％，当解码迭代的次数增加l至20时。与软件解码实现相比，硬件加速的方法对资源的需求增加了10％～16％．

基于Nios II的TRDB-LTM控制器IP核设计

针对SOPC Builder系统没有提供TRDB-LTM液晶模块驱动的问题,提出了一种基于Avalon总线的TRDB-LTM控制器IP核设计,并构建了基于NiosII嵌入式处理器的片上系统。整个系统在Altera公司的DE2-70板上实现与验证。实验表明该IP核可显示多种图形、图像、文字,并可实现动画效果,具有一定的实用价值。设计采用Avalon总线多主控的方式来提高数据的传输效率,减少系统资源的消耗。

基于SOPC的等精度数字频率计设计

提出了一种等精度数字频率计的SOPC实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式Nios II软核的微处理器系统,实现了"FPGA+嵌入式微处理器"的无缝结合。频率计各参数测量由FPGA逻辑实现,计算、控制与显示由微处理器系统实现,二者结合完成对频率、周期、占空比、脉宽的测量。测试结果表明,该频率计的测量精度高、稳定性好、成本低、体积小。验证了SOPC实现等精度频率计是一种行之有效的新方法。

基于片上可编程系统的变频逆变电源设计与实现

利用Altera公司的CycloneⅢ系列现场可编程门阵列（field programmable gate array，FPGA），基于片上可编程系统（system on aprogrammable chip，soeo技术对变频逆变电源进行设计与开发。建立了系统数学模型，设计了相关控制策略，实现了硬件电路和系统软件的设计，并给出了NiosⅡ处理器的相关配置。采用Matlab／Simulink对系统进行了仿真分析，并搭建了实验平台，实现了逆变电源的输出电压频率在5～50Hz内连续可调，验证了本系统设计的有效性、可行性。利用高集成度的FPGA，采用SOPC技术实现系统设计，简化了控制系统结构，并可实现多种焉速算法，具有较高的性价比。

基于游标法的高精度测频系统设计

为了有效地改善传统测频方法精度低、误差大的问题,提出了一种基于多周期分频段测量法与双游标法相结合的高精度测频方案。可对0.1 Hz—5 MHz范围内的频率信号进行测量。系统通过在Quartus II中用VHDL语言编写脉冲计数及控制模块,并在FPGA芯片内植入NIOS II软核处理器作为系统的控制核心,完成对惯导组件输出的频率信号进行测量。并将测量结果传至上位机进行处理和显示。实验结果表明,系统具有较高的测量精度。同时由于采用软核处理器,大大降低了成本,具有很好的实用价值。

网络数字音频公共广播系统的设计

介绍了一种采用以太网传输的数字音频公共广播系统的实现方法,提出了此系统的总体构架,对此系统核心技术进行了分析,同时对网络音频装置的硬件设计、软件设计等进行了较全面的论述。设计的产品具有较高的性能价格比,已进入了推广阶段。

基于FPGA的医用生理信号处理系统的设计

介绍了一种基于FPGA的医用生理信号处理系统.在FPGA中嵌入一个NIOSⅡ嵌入式微处理器作为控制核心,控制数据的接收、存储及相关处理.

SPI IP核及其在微投影系统中的应用

介绍了SPI总线控制器IP核的硬件结构与应用方法,并着重介绍了该IP核在微投影系统中的使用,以完成微显示芯片的初始化。实验表明,该SPI总线接口使用灵活,便于移植,并且稳定可靠。

基于SOPC的嵌入式系统设计

针对传统片上系统(SOC)解决方案在成本,体积及功耗等方面的缺点,以转换设备为背景,提出了一种基于可编程片上系统(SOPC)的设计方法,着重讨论了系统硬件平台的设计及应用软件的开发。设计以FPGA为核心,构建了基于NiosⅡ软核处理器的SOPC系统,在NiosⅡ集成开发环境下开发出系统的应用软件。与传统方案统相比,该方案拥有更高的集成度、以及较小的体积和功耗。

基于以太数据的无线激光通信系统透明传输设计

以太网数据的透明传输是在传输过程中对外界透明,不用关心下层协议,只负责将需要传送的业务数据传送到目的节点,而不篡改数据内容、不改变数据属性的一种传输方式。采用以太数据透明传输的无线激光通信系统,可以方便的与现有工业以太网络无缝集成,提高设备可用性,扩大其应用范围。基于DE2-115教育开发平台,利用板载FPGA集成Nios Ⅱ软核作为控制单元,运行裁减后的NicheStack TCP/IP协议栈的μC/OS Ⅱ实时操作系统,实现了无线激光通信系统与千兆以太网在数据链路层上的数据透明传输。通过系统仿真、电路实验以及光路实验对本设计进行了数据一致性测试。测试结果表明,本设计具有良好的数据透明传输特性。