Δ-ΣA/D转换技术及在地震勘探中的应用

Δ调制型A/D转换技术是Δ-ΣA/D转换技术的基础.本文阐述了Δ调制型A/D转换器的基本原理,对信噪比和Δ-ΣA/D转换器的噪声成形作用进行了分析与推导,深入探讨了Δ-ΣA/D阶次、信噪比及采样率之间的关系,并由此得出结论:当代遥测地震仪采用24位四阶Δ-ΣA/D转换器是高分辨率地震勘探精度的基本要求(瞬时动态范围或信噪比为120dB).

基于MASH结构的24 bit Σ-Δ A/D转换器

设计了一种离散时间型24位Σ-ΔA/D转换器。该A/D转换器基于级联噪声整形(MASH)结构设计,整个转换器由前置可编程增益放大器、级联调制器和数字抽取滤波器等模块组成。该A/D转换器采用标准0.18μm CMOS工艺实现,版图总面积为6 mm^(2)。测试结果表明,在16 kS/s输出数据速率下,该A/D转换器的信噪比为106 dB,无杂散动态范围为110 dB,功耗仅为20 mW。

Σ-Δ模数转换器工作原理及简单分析

∑-ΔA/D转换器是一种高精度的模数转换器,它和传统的A/D转换器不同,具有高分辨率、高集成度、造价低和使用方便的特点,并且越来越广泛地使用在一些高精度仪器仪表和测量设备中。文章从信号的过采样、噪声整形、数字抽取滤波等方面分析了∑-ΔA/D转换器的工作原理,对人们全面了解∑-ΔA/D转换器有一定的帮助。

一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环

提出了一种采用pipeline-ΔΣ时间-数字转换器的全数字锁相环。提出的pipeline-ΔΣ时间-数字转换器采用脉冲链结构的时间放大器实现了两级时间量化以及1.6ps的高分辨率。其中,MASH1-1-1结构的ΔΣ调制器实现了三阶噪声整形的效果。该全数字锁相环电路采用0.13μm CMOS工艺进行了流片,测试结果显示:芯片总功耗为12mW,带内和带外相位噪声分别为-91dBc/Hz@10kHz和-128dBc/Hz@1MHz,RMS抖动和峰峰抖动值分别为2.9ps和21.5ps。

一种用在Σ-Δ ADC中的六阶MASH算法

为了提高SDM ADC的信噪比和降低过采样率,必须采用高阶调制器。通过对单环调制器和MASH调制器性能进行较详细的分析,结合减小芯片面积和器件个数,同时保证较大的动态范围,研究了六阶MASH的不同组合,其中MASH(2-2-2)结构的调制器是最优化的。文章采用单比特量化,利用MATLAB的simulink工具对三级MASH(2-2-2)结构进行了仿真,结果表明该方案提高了系统的整体性能。

Sigma-Delta调制及其在低噪声DC-DC变换器的应用

分析了传统PWM调制和Sigma-Delta调制在噪声性能方面的差异,以及它们对DC-DC变换器输出噪声的影响。在Chartered 0.35μm CMOS工艺条件下实现了一个基于二阶Sigma-Delta调制的低噪声DC-DC变换器,并对其中Sigma-Delta调制模块进行了流片验证。测试结果表明,Sigma-Delta调制模块能够将环路带宽内噪声抑制到-50 dB左右,并且未引入与开关频率有关的谐波成分。仿真结果表明,DC-DC变换器输出电压噪底能够达到-60 dB以下。

Σ-Δ式ADC前端特性与应用特点分析

论文通过研究Δ调制和Σ-Δ调制的演变过程,深入分析了Σ-Δ式ADC调制前端的过采样原理、噪声产生原因以及电路的噪声成形滤波作用,同传统的奈奎斯特频率采样的ADC相比,归纳出八条应用特点。合理运用这些特点,可以优化辅助电路的设计,使系统整体性能最优。

∑-Δ调制器的六阶噪声整形算法

文章介绍了SDMADC的单一环路和MASH两种结构的优缺点。通过对过采样理论和噪声整形原理的分析,来满足设计的要求推导出六阶MASH算法。为了降低过采样率,同时提高调制器的动态范围和信噪比,可以采用增加积分器的个数,考虑合理的级数,采用三级MASH(2-2-2)结构,采用单比特量化,通过增加调制器的阶数,来满足设计的要求。采用MATLAB进行了仿真,提供一种Sigma-Delta ADC在算法设计中的解决方案。

一种6倍无源增益低OSR低功耗的二阶NS SAR ADC

针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声;其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98μW。

高精度低功耗噪声整形SAR ADC设计

针对传统无源有损积分环路滤波器相较于有源无损积分环路滤波器,具有功耗低、电路设计简单等特点,但其噪声传输函数(NTF:Noise Transfer Function)平滑,噪声整形效果较弱的问题,提出了一种无源无损的二阶积分环路滤波器,保留了无源有损积分优点的同时具有良好噪声整形效果。设计了一款分辨率为16 bit、采样率为2 Ms/s的混合架构噪声整形SAR ADC。仿真结果表明,在125 kHz带宽、过采样比为8时,实现了高信号与噪声失真比(SNDR(Signal to Noise and Distortion Ratio)为91.1 dB)、高精度(14.84 bit)和低功耗(285μW)的性能。

基于数字放大器的电容数字转换器

为了实现较高的电容检测范围,传统的采用SAR ADC的开关电容(Switched capacitor,SC)的电容数字转换器(Capacitance to digital converter,CDC)使用高压供电提高输出摆幅,而其为了保证噪声性能又采用大电流驱动,所以显著增加了系统功耗。为了解决以上问题,提出了一种基于数字放大器的电容数字转换器,将CDAC阵列作为模拟输出承担高压。仅对CDAC阵列与传感电容采用高压(5 V)驱动,而其余部分仍采用低压(1 V)供电,使得CDC在达到高动态范围与高灵敏度的同时保持低功耗、低噪声。此外,针对噪声的优化,本文一方面通过在数字放大器内加入积分环路实现SAR ADC的一阶噪声整形,降低了系统的量化噪声,提高了CDC的有效位数;另一方面通过引入有源噪声抵消(Active noise cancellation technology,ANC)技术,降低了系统的混叠噪声,提高了系统的信噪比。

一种集成IIR滤波的三阶噪声整形逐次逼近ADC设计

针对经典噪声整形(Noise-Shaping,NS)无源逐次逼近型(Successive Approximation Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)精度较低问题,提出了一种动态放大器与无限冲激响应(Infinite Impulse Response,IIR)滤波器级联的三阶NS-SAR ADC设计方法。利用动态放大器增益和IIR滤波器积分来补偿余量电压损失,以提高NS-SAR ADC的精度。同时,采用基于浮动反相器的放大器(Floating Inverter Amplifier,FIA)提高ADC的稳健性。基于0.18μm互补金属-氧化物-半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺进行设计,实验结果表明,设计的ADC在考虑工艺-电压-温度波动的情况下,以10 bits电路结构实现了大于4.3 bits的有效位数提升;在1.8 V电源电压、2 kS/s采样速率和8倍过采样率条件下,信噪失真比为88.2 dB,功耗为1.05μW,能效优值为168.9 dB。与经典NS-SAR ADC设计相比,所提设计实现了较高的ADC精度。

可重配置无源噪声整形SAR模数转换器设计

随着工业技术的提升,对模数转换器在精度与功耗上的要求日益增高。凭借噪声整形模数转换器的卓越性能,设计了一种可重配置的18位噪声整形的逐次逼近寄存器型模数转换器(SAR ADC)电路,利用SMIC 40 nm工艺实现,并通过仿真验证其理想模型,旨在探索其在物联网等领域的应用潜力。实验结果显示,该模数转换器在标准配置下以1 MS/s吞吐率实现了17.4位的有效位数,展现了高精度特性;通过重配置,其可切换至低功耗高速模式,吞吐率提升至5 MS/s,同时保持11.99位的有效精度,平衡了性能与功耗。这一可重配置设计不仅满足了高精度低功耗的需求,还因其灵活性而能广泛适用于多种数据采样场景,为物联网等领域的高性能模数转换器设计提供了创新方案。

一种基于FVF动态缓冲器的二阶噪声整形SAR ADC

本文提出了一种高精度的二阶无源噪声整形逐次逼近型模数转换器(NS SAR ADC)。首先,采用了一种通过动态浮动反向放大器(FIA)实现kT/C噪声消除的技术,随后结合差分结构的定制电容,实现更小的电容阵列面积的同时抑制了采样热噪声。最后,采用翻转电压跟随器(FVF)结构作为动态缓冲器提取残差电压,并通过电容堆叠的操作实现无源求和,对比较器噪声与量化噪声进行了二阶整形。该设计采用0.18μm工艺实现,仿真表明,在1.8 V电源电压、8倍过采样率和2 MS/s的采样频率下,信号噪声失真比(SNDR)为88.57 dB,无杂散动态范围(SFDR)为99.09 dB,功耗仅为302μW。

一种实现失配误差整形与4倍无源增益的噪声整形SAR ADC

本文提出了一种高分辨率的完全无源的噪声整形逐次逼近型模数转换器(SAR ADC)。首先,其采用了一种二阶误差反馈式失配误差整形技术(EFMES),并且使用了一种数字预测方法来恢复MES引起的信号范围损失。其次,采用了一种完全无源的噪声整形结构,实现了无源求和与4倍无源增益,对系统内热噪声与量化噪声进行整形。最后。采用了一种差分式的定制电容,大大降低了电容阵列整体面积的同时依然保有良好的线性度。该设计使用SMIC 0.18μm工艺实现,后仿真表明,在1.8V电源电压、25倍过采样率和1MS/s的采样频率下,ADC的SNDR为88.23dB,SFDR为93.67dB。功耗仅为965μW,电路有效面积为1.95mm^(2)。

高分辨率地震仪ΣΔA/D转换器的噪声整形

通过对 ΔA/D转换器中的 Δ调制器的分析 ,提出了对 ΔA/D转换器的噪声整形的基本理论 ,为设计具有高分辨率的地震数据采集站提供了理论依据 .结合ΔA/D转换器的具体电路结构 ,分析了基本环路滤波器和高阶滤波器滤波方式的噪声整形技术对A/D转换器分辨率的影响 .结果表明 ,在 ΔA/D转换器中 ,利用适当阶数的高阶 Δ调制器的噪声整形作用 ,可以使信号在A/D转换时的量化噪声转移到有效信号频段之外 ,再使用数字滤波器滤除带外噪声后 ,可以有效地实现地震仪中 2

三阶级联ΣΔ调制器的行为级建模

基于高阶ΣΔ调制的过采样调制器为超大规模集成电路中的高分辨率模拟-数字转换提供了一种有效方法。该文探讨一种用于数字音频模数转换器的CMOSΣΔ调制器的设计。采用一种三阶级联的结构,具有输入范围和动态范围大的特点。利用MATLAB SIMULINK对时域的行为级仿真做了研究,并考虑到了级联结构中的失配效应。除此之外,该调制器在SMIC 0.18μmCMOS工艺下实现,经过了SPICE仿真的验证。通过对比行为级仿真结果和器件级仿真结果,找到了一条能足够精确并快速仿真级联ΣΔ调制器的途径。在44.1 kHz的奈奎斯特转化频率下,仿真中的调制器达到了111dB的动态范围。

过取样Σ△转换技术

过取样∑△转换技术已广泛用于音频范围高辨率A/D、D/A转换,并为效率高的信号处理方式提供了令人感兴趣的好处。本文将评述这一技术的发展和基本方法,指出其应用前景和发展方向。

一种噪声整形的SAR ADC设计

首先采用栅压自举采样电路、比较器、全差分分段式电容阵列以及同步时序控制来实现10 bit SAR ADC的设计,在此基础上加入Sigma-Delta调制器来实现噪声整形,并将动态比较器改为4输入动态比较器以便进行电压余量求和,最终实现了12 bit NS SAR ADC的设计。

一种使用增益校准技术的ΔΣ时间数字转换器

提出了一种使用门控环形振荡器及级间增益误差校正技术的1-1MASH结构ΔΣ型TDC.该TDC使用两个GRO-TDC级联,实现二阶噪声整形.采用基于电荷泵的大增益时间放大器进行级间放大,进一步降低了TDC的量化噪声.使用一种级间增益校准技术校正时间放大器增益误差与两级GRO的频率失配.该TDC在SMIC 40nm 1P8M CMOS工艺下设计和仿真,实现了宽带宽、高精度(低带内积分噪声)、大动态范围.