期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于Peterson算法的BCH码软件解码的实现 被引量:3
1
作者 陆毅 《苏州大学学报(自然科学版)》 CAS 2007年第1期47-50,共4页
以Peterson算法为基础,针对通信控制编码中常用的(15,7)BCH码阐述了一种代数解码算法,并给出了相应的软件解码方法,该解码方法已成功地在单缆传输电视监控系统中得以实现,大大提高了实时数据通信的有效性和可靠性.
关键词 BCH码 Peterson算法 chien氏搜索法
下载PDF
纠错编码算法在工程中的运用
2
作者 陆旭明 《自动化技术与应用》 2006年第11期57-58,89,共3页
本文针对单片机在数据通信中,由于噪声的干扰而造成在接收端无法正确接收这一问题进行研究,发现采用一种特定的纠错编码算法可以大大提高数据通信的实时性、可靠性。
关键词 错编码 华域 peteson chien氏搜索算法
下载PDF
高性能超低延迟BCH译码器电路结构设计
3
作者 杨宇恒 刘海洋 +2 位作者 李金海 原青 刘建 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2022年第8期1192-1198,共7页
针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域... 针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域元素运算方法,优化了错误位置搜索过程,给出了面向超大规模集成电路的低延迟译码器结构。以实时计算元素系数的方式代替了查找表,缩减了电路的面积。采用65 nm工艺完成了译码器的超大规模集成电路设计,译码器具有随机9位的纠错能力,电路面积为436333μm 2,在200 MHz工作频率下译码延迟仅为2.795μs,译码器的数据吞吐率可以达到191 MB/s。在保持译码性能的同时,达到了低译码延迟、低功耗的设计需求。 展开更多
关键词 BCH译码 超大规模集成电路 超低延迟 查找表 矩阵求逆 错误位置搜索 简氏搜索解法 高吞吐量
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部